JPS63220631A - 通信システムにおけるノード装置 - Google Patents

通信システムにおけるノード装置

Info

Publication number
JPS63220631A
JPS63220631A JP62053808A JP5380887A JPS63220631A JP S63220631 A JPS63220631 A JP S63220631A JP 62053808 A JP62053808 A JP 62053808A JP 5380887 A JP5380887 A JP 5380887A JP S63220631 A JPS63220631 A JP S63220631A
Authority
JP
Japan
Prior art keywords
message
buffer
packet
address
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62053808A
Other languages
English (en)
Other versions
JPH088572B2 (ja
Inventor
Yasuhiro Takahashi
泰弘 高橋
Osamu Takada
治 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62053808A priority Critical patent/JPH088572B2/ja
Priority to US07/150,171 priority patent/US4930122A/en
Priority to EP88101485A priority patent/EP0281757B1/en
Priority to DE3855739T priority patent/DE3855739T2/de
Publication of JPS63220631A publication Critical patent/JPS63220631A/ja
Publication of JPH088572B2 publication Critical patent/JPH088572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メツセージ転送方式に関し、特にパケット長
より長いメツセージを分割して送り、受信側で再びメツ
セージに組立てることによりメツセージ転送を行う方式
において、メツセージ処理能力に見合った最少のバッフ
ァ容量で単純に制御を行う通信装置に好適な転送方式に
関する。
〔従来の技術〕
従来、ループ伝送によるネッ1−ワークシステム等にお
いては、ノードからパケット長より長いメツセージを分
割して送り、受信側で再びメツセージに組立てることに
よりメツセージ転送を行うメツセージ転送方式を採用し
たものがある。この方式では、いずれのノードからのパ
ケットも受信し、メツセージが復元できるようにするた
めに、送り元別のメツセージバッファを最大ノード数分
用意し、各ノードに備えるという方法を採っていた。
関連する文献の例としては、「データ伝送」(日本電信
電話公社)  p、354〜p、367、電子通信学会
編「パケット交換技術とその応用J (p、88〜p、
92.1982)が挙げられる。
〔発明が解決しようとする問題点〕
上記従来技術は、何の制限もなく、領域を獲得したノー
ドがパケットを送信してくるため、あるノードには、別
々のノードからのバケツ1−が混在しで到着する場合が
ある。このため、受信側では、送り元ノード別に取り込
んでメツセージを復元するためのバッファを、ループに
接続される最大ノード数分(通常、32〜128)用意
する必要があった。しかし、一つのノードへのメツセー
ジの集中度は、その運用方法にもよるが、常にどのノー
ドも同じように高いということはない。ある程度片寄り
がある場合、特定のノード用バッファに比べて、大半の
バッファは、使用頻度は非常に少ない値となり、また、
同時に使われるバッファ数も全ノード数に比較して少な
い値となるであろう。
したがって、バッファの使用効率や同時に必要なバッフ
ァ数と無関係に大量のバッファを用意しなくてはならな
いということで、無駄が多いという問題があった。
本発明の目的は、このような従来の問題を解決し、ノー
ドに搭載するバッファ数を必要最少限で通信が維持可能
なメツセージ転送方式を提供することにある。
〔問題点を解決するための手段〕
上記問題点を解決するため、本発明では、複数のノード
間でのメツセージ交換を、伝送路」二では複数のパケッ
トに分割して行い、メツセージ交換ファを用いて、上記
分割されたパケットから元のメツセージを組立てる受信
回路を各ノード内に有するシステムにおいて、上記受信
回路内に、受信対象とする相手アドレスを登録するアド
レス登録手段と、到着するパケットの送信元アドレスを
認識するアドレス認識手段と、受信/非受信動作を判別
する判別手段とを設け、メツセージ組立開始から終了時
間までの間は、上記認識手段および判別手段により限定
中の相手かどうかを判断し、上記登録手段により登録さ
れた相手からのバケツt〜のみを受信し、メツセージを
組立てることに特徴がある。
〔作用〕
本発明においては、伝送路上のノードへのメツセージの
集中度と、ノードに接続され、メツセージを実際に処理
する機器のメツセージ同時処理数などから、用意すべき
メツセージバッファ数を算出し・、その数分のバッファ
を設け、これをメツセージ復元完了までを単位とし、動
的に割り当て、共用させることにより、バッファ容量を
削減てき一4= る。
すなわち、分割されて送られてくるメツセージの先頭パ
ケットを受信し、その送り元アドレスを、空いているバ
ッファの登録レジスタに登録し、そのパケットのデータ
を該バッファに書き込む。以降、同じ送り元からのパケ
ットのデータはそのバッファに書込む。メツセージの終
了パケットを受信後、メツセージを上位計算機に渡すな
どの処理を終了したところで、登録レジスタをクリアし
、他のノードからのメツセージを受信できるようにする
。これらの処理をバッファ毎に行うことで。
同時には、バッファ数分の相手からのメツセージを受信
することができる。
〔実施例〕
以下、本発明の一実施例を、図面により詳細に説明する
第3図は、本発明を適用したループ伝送方式によるネッ
トワークシステムの構成図である。
第3図においては、各ノード51,52,53゜54は
、伝送路59によってループ」二に結ばれており、それ
ぞれには、上位計算機55,56,57゜58が接続さ
れ、計算機間のデータ通信が行われるネットワークシス
テムを示している。この中で、本発明は、ノード内部の
制御回路に適用している。
各計算機は、任意の長さからなるメツセージの授受によ
り通信を行なうのだが、ネットワーク上ではこれらの任
意の長さのメツセージは、ある一定の長さのデータに区
分され、宛先、送り元などの情報を付与し、パケットと
いう形に変えて、各ノード間の通信を実現している。す
なわち、送り元の計算機からのメツセージは、接続され
ているノードにて、複数のパケットに形を変え、伝送路
を伝わり、相手側ノードにて元のメツセージに組立て直
され、宛先の計算機には再び、メツセージの形で届くの
である。
伝送路59上には、このバケツ1〜を運ぶためのフレー
ムが一定周期で周回している。
第′4図は、フレーム内の構成を示す図である。
第4図において、61は各ノードが同期を取るための同
期パターンである。62は63,64゜65.66.6
7.68の各領域からなる一括総称するところのパケッ
ト領域、すなわちバケツ1−を運ぶための領域が空いて
いるか、使用中であるかを示す空塞情報である。63は
宛先アドレス、64は送り元アドレスが入る領域である
。65は1つのメツセージを複数のパケットに分解した
時の最終番めのパケットであることを示す最終パケット
の表示、任意の長さのメツセージを一定長に区切った際
に発生する端数を表示するための、データ領域66中の
有効データ長の表示などを行う制御情報である。66は
パケット化するために区分されたデータが入るデータ領
域。67には誤り制御のためのフレームチェックシーケ
ンス情報が入る。68は受信側での受信状況を送り元に
返すためのループアンサ領域である。66のデータ領域
は、固定長になっている。
第5図はメツセージのセラメンティング/リアセンブリ
の説明図であり、第6図は混在したパケットからメツセ
ージを復元する説明図である。
第5図に示すように、上位計算機からの送るベアー きメツセージ71が、第4図におけるフレーム内のパケ
ット領域に定められたデータ長(66の大きさ)より長
い場合には、72,73,74,75゜76.77のよ
うに、第4図で示したデータ領域66のデータ領域長に
合うように区切って送らねばならない。そして、受信側
ではこれらを組み立て、78のように、元のメツセージ
に戻す必要がある。
区切られたパケットは、第6図に示すように、他のノー
ドからのパケットと混在して到着するため、それぞれの
ノードからのパケットを蓄積し、元のメツセージを復元
させるためのバッファを、従来の方式では、全ノード数
分持つ必要があった。
しかしながら、常に全ノードから均一にパケットが送ら
れてくるわけではなく、比較的、特定の相手からのノー
ドのパケットが多い場合や、通信頻度があまり高くない
場合では、全ノード数分のバッフ、アを用意しても、は
とんど使用されないままになり、無駄である。
そこで、本発明では、受信相手限定機能(詳細について
は後述第1図参照)と再送機能(詳細については第2図
参照)をノードに備えることによって、必要最少限のバ
ッファ容量でメツセージ転送を行うものである。
第3図に示したノードの詳細構成図を第7図に示す。こ
の中で伝送路から到着するパケットを受信し前記動作を
実現させるのが第1図の受信相手限定部であり、一方、
パケットの送信、特に再送動作を司るのが、第2図に示
す再送制御部である。
全体の流れについては後述し、ここでは本発明の中心的
動作から説明を行なう。
第1図は、本発明の一実施例を示す受信相手限定部の詳
細構成図である。これは、上述の受信相手限定機能を回
路によって実現する例を示している。
第1図において、1は到着したパケットがバイト単位に
パラレル化され、順次流れる信号路である受信データバ
ス、2は到着したパケットが、登録した相手からのもの
かを判断するためのアドレス比較器、3は受信相手とし
て登録するために相手のアドレスを格納しておくアドレ
スレジスタ、4は受信相手が登録され、メツセージバッ
ファが予約状態にあるか、未登録でメツセージバッファ
は空き状態にあるかを示すフラグレジスタ、5は受信さ
れたパケットのデータ(第4図における66)を格納し
、元のメツセージに復元するメツセージバッファ、6は
到着したパケットの送り元がどのバッファにも相手とし
て登録されていないことを示すためのゲート、7は未登
録のパケット到着時、空きバッファを選択するセレクタ
、8は受信データバス1」−にパケットのデータ部分が
通過中であることを示すデータタイミング信号、9は受
信データバス1上にバケツ1〜の送り元アドレス(SA
)部分が通過中であることを示すSAタイミング信号、
10は比較器2を動作させるためのタイミングゲート、
12はメツセージバッファへの書き込み信号用のゲート
、13はアドレスが一致した。ことを、バッファへのデ
ータ書き込み終了まで保持するラッチ、14はデータタ
イミング信号8がオフになり、ラッチ13をリセットさ
せるタイミングを生成する遅延回路、15はメツセージ
受信完了を示すゲート、16は分割されたメツセージの
最終パケットの制御情報(CTL)部分に示されている
値と同一の値であるエンドパケラI・パターン、17は
I11御情報の比較器、18は到着しているパケットの
制御情報(CTL)部分の値、19は到着しているパケ
ットに対して返す返答情報すなわち、ループアンサ(L
A)値である。
第2図は、本発明の他の実施例を示す再送制御部の詳細
構成図である。これは、上述の再送機能を回路によって
実現したものである。
第2図において、31はメツセージを分割して複数のパ
ケットにした中の第1番目のパケットの宛先からの返答
情報(LA)、32は宛先ノードが受信不可能状態にあ
る時に返ってくる返答情報と同一の値であるLA受信不
可パターン、33は返答情報が受信不可を示しているか
否かを知るための比較器、34は比較器33からの一致
信号により起動される時間計数器、35は再送を開始す
るまでの待ち時間をあらかじめ設定しておくための、待
ち時間レジスタ、36はあらかじめ設定してあった待ち
時間に、時間計数器34が至ったかどうかを判断する比
較器、37は上位計算機からの送信要求または比較器3
6からの再送要求を伝えるためのゲート、38は送信要
求状態にあることを示すラッチ、39は空き領域を送信
のために占有するためのゲートである。そして第8図は
従来の送信制御用の回路であるが、第2図の再送回路と
組み合わさるので次に説明する。第8図において、40
は送信データバスに対して、各種タイミング信号に従っ
て、送り出すべきデータを選択するためのセレクタ、4
1はパケットを送信するための送信データバス、42は
分割してパケットにして送る際に、宛先アドレス、送り
元アドレス、エンドパケットパターン217をパケット
に乗せるためのヘッダ情報生成回路、216はエンドパ
ケットパターン発生器、43は現在送出済みとなってい
る゛データの長さを計数するカウンタ、44は送るべき
メツセージの長さを格納するメッセージ長レジスタ、4
5は送るべきメツセージが全て送出し終えたか否かを判
断する比較器、46はメツセージバッファから送出すべ
きデータを取り出すための読み出し回路、47は送出す
べきメツセージを格納するためのメツセージバッファで
ある。
以下、第1図と第2図と第8図とを用いて、受信相手限
定部および再送制御部の動作を説明する。
バケツ1へは、第3図に示すノードを通過する際、バイ
ト単位に区切られ、受信データバス1上に現われるので
、自ノード宛パケットに関しては、送り元アドレス(S
 A)を調べ、比較器2により既にその相手からのパケ
ットを受信していないかどうかをアドレスレジスタ3と
、受信データバス1上の送り元アドレスとを比較して行
う。未受信である場合には、セレクタ7により、受信す
べき空のメッセージ・バッファ5が選択され、そのアド
レスレジスタ3に、受信データバス1上の送り元アドレ
スを登録すると共に、空塞表示用のフラグレジスタ4を
セットする。そして以後、データタイミングにて、メッ
セージ・バッファ5にデータを取り込む。
同じノードからの2番目のパケットが到着すると、既に
アドレスレジスタ3に登録がされているため、データ部
分だけが、メッセージ・バッファ5に取り込まれる。
他のノードからのパケットが到着した場合、アドレスが
一致するバッファがあれば、それに受信させる。一致す
るバッファはないが、フラグレジスタ4が空きを示して
いるバッファがある場合には、そのアドレスレジスタ3
に登録を行い、データを取り込む。
アドレスが一致するバッファもなく、全てのバッファの
フラグレジスタ4が使用中状態を示している場合には、
セレクタ7にてループアンサ情報(LA情報)を生成し
、受信不可能である旨を送り元に返す。
アドレスレジスタ3に登録のある送り元からのパケット
であり、コントロール情報(CTL情報)18、にエン
ドパターンが示されているパケッh、すなわち、メツセ
ージの最終パケットが到着した場合には、ノードに接続
されている上位計算機に、そのバッファには、メツセー
ジが受信完了したことを知らせる。」1位計算機がバッ
ファ内のメツセージを読み出し、バッファ読み出し完了
指示を行うと、そのバッファのフラグレジスタ4はリセ
ットされ、他のメツセージを受信することができるよう
になる。
一方、受信不可能である旨が返された送り元では、第2
図に示す再送制御部により、ある時間の後に再送信が行
われる。すなわち、比較器33で返されたループアンサ
値(LA値)31とLA受信不可パターン32とを比較
して、一致すると、タイマ34を起動し、比較器36に
より待ち時間レジスタ35にあらかじめ設定した時間に
一致するまでの間、待つ。定められた時間の経過の後、
あたかも、上位計算機からの送信要求があったかのよう
に動作し、ゲート37によりラッチ38がセットされた
ことで、領域占有動作が開始される。
次にこの再送制御部に接続される第8図に示すところの
従来回路である送信制御部のカウンタ43をリセットし
、空き領域を見つけたところで、へラダ情報を加えて、
データタイミング信号が知らせる分だけのデータをメツ
セージバッファ47より読み出すことによって、パケッ
ト化し、再送信が行われる。
これにより、相手を限定することによって、限られた数
のメツセージバッファを使い、任意の相手と通信可能に
なるのと共に、受信されなかったパケットを送ったノー
ドでは、ある時間の後に、再送することで、通信可能に
なる。
第7図は、第3図に示すノードの詳細構成図である。こ
のノード内に、先に説明した第1図に示す受信相手限定
部および第2図に示す送信制御部を、受信相手限定部1
08および送信制御部119として、組込み、時分割の
フレームを周回させ、パケット交換を行っている。
ループの上流から来るフレームは、伝送路127より受
信器101に受信され、シフトレジスタ102によって
、シリアルからバイト単位のパラレルデータに変換され
る。同期パターン発生回路103とバイ1〜単位に変換
されたフレームとが比較器104で比較され、フレーム
の先頭にある同期領域に書き込まれている同期パターン
とが一致すると、タイミング発生用カウンタ105をリ
セットすることで、ノードとフレームの同期は取られる
。これにより、タイミング発生用カウンタ105からは
、通過していくフレームの各領域に一致した各種タイミ
ング信号(LAタイミング207、CTLタイミング2
14、フラグタイミング208.8Aタイミング9、D
Aタイミング213、データタイミング8)を発生させ
る。
通常、フレームは、バイト単位に変換された後、セレク
タ114 、フラグ書き換え回路124.セレクタ12
6を通過し、シフl−レジスタ115にて、再びシリア
ル化され、送信器1]−6によって、伝送路128に送
られ、ループの下流へと流れていく。
ノードの中をフレームが通過する際に、自ノード宛かど
うかのアドレスチェック、受信動作、そして、領域占有
、バケツ1〜送信などの動作が必要に応じて行わ九る。
アドレスチェックは、シフトレジスタ102の出力であ
るフレームデータと、タイミング発生層カウンタ105
から得られるDAタイミング213に従い、比較器10
7において、あらかじめ設定しておいたノードアドレス
レジスタ106の値とを比較し、一致した場合は、自ノ
ード宛のパケットであるので、受信相手限定部108に
対して、受信動作開始を指示する。同時に、フレームチ
ェックシーケンス検査部(FC8検査)129において
、FC8演算を行い、誤りチェックを行う。また、CT
Lタイミング214を用いて、フレームデータからCT
L情報を取り出し、CTL解析部109にて、解析し、
受信相手限定部108に渡す。
受信相手限定部108では、第1図に示す受信データバ
ス1上に現われるパケットのうち、送り元アドレス(S
 A)が到着したことを、SAタイミング9にて知ると
、用意された複数の比較器2にてアドレス比較を行う。
一致/不一致が各比較器2から、ゲート6に伝わると、
一致が全く無かった時のみ、セレクタ7にその旨を伝え
る。セレクタ7では、各バッファごとにあるフラグレジ
スタ4のうち、空きを示しているバッファを選択する。
ここでは、メツセージバッファ“1”の系統が選択され
たと仮定すると、フラグレジスタ4がセットされ、受信
データバス1上に現われている「送り元アドレス」をア
ドレスレジスタ3に取り込む。
これにより、比較器2から一致信号が出力されて、ラッ
チ13がセットされる。以降、データタイミングにて、
ゲート12が開くため、受信データバスに現われるバケ
ツ1〜のデータ部分が、メッセージ・バッファIt I
 I+に、1パケット分のデータが取り込まれる。
次に第7図にて受信時のフレームチェックシーケンス(
Fe2)検査部129での検査結果をLAパターン発生
器110に入れる。ここでは受信相手限定部108から
のLA情報とから、返すべきLAパターンを決定し、セ
レクタ114において、LAタイミングにて、シフトレ
ジスタ102からの旧LAと入れ替える。その後、シフ
トレジスタ115にて、シリアル化され、送信器116
より伝送路128に、送出される。
次に、同じ送り元からの2番目のパケットが到着すると
、同様にして、第1図に示す受信データバス1上に、送
り元アドレス(S A)が現われるが、既にアドレスレ
ジスタ3には同アドレスが登録済みであるため、比較器
2から一致信号が出力され、ラッチ13がセットされ、
データタイミングにて、データがメツセージバッファI
t I II内に取り込まれる。
同じ送り元からのメツセージの最終パケットが到着した
場合、第7図のCTL解析109にて、パケットフォー
マット中のCTL情報を解析し、受信相手限定部108
内にある第1図の比較器17に渡す。エンドパターン1
6と比較し、一致するとゲート15から、上位計算機に
対して、第1図の上位計算機インタフェース113経由
で「バッファtt 1 nメツセージ完了」指示を伝え
る。上位計算機は、これに従い、メツセージバッファI
t 11j内のメツセージを上位計算機インタフニー=
20= ス113経由で読み出す。その後、「バッファ1111
1読み出し完了指示」を上位計算機が上位計算機インタ
フェース113経由で出すと、フラグレジスタ4はリセ
ットされ、再び空きとなり、他のメツセージのために使
用できるようになる。
送信動作においては、上位計算機は、第7図の送信バッ
ファ120内に送信すべきメツセージを上位計算機イン
タフェース113経出で用意し、送信要求レジスタ11
8をセットする。
送信制御部119は、読み出し回路121を用いて、送
信制御部119内の、第8図に示すところの、メツセー
ジバッファ47内にメツセージを取り込むと共に、メッ
セージ長レジスタ44に、その長さをセットする。送信
要求レジスタ118がセットされたことで、ゲート37
により、ラッチ38がセットされ、領域占有動作が開始
される。
すなおち、第7図の空き検出回路117によって、フレ
ーム上のbusy/empty表示が、emptyを示
しているフレームが到着したことが検出されると、第2
図のゲー)−39が開き、 「フラグ書き換え占有信号
」を送り、これを受けて、第7図のフラグ書き換え回路
124がbusy表示になるように書き換える。
その後、DAタイミング、SAタイミング、CTLタイ
ミングにて、ヘッダ情報生成回路42から、ヘッダ情報
が、セレクタ40を介して、送信データバス41上に送
られる。データタイミングでは、カウンタ43をスター
トさせ、これと共に、読み出し回路46にて、アドレス
を発生させ、メツセージバッファ47から、バイトごと
にデータを読み出す。そしてセレクタ40を介して、同
様に送信データバス41に送出する。この後、送出され
たヘッダ情報、データは第7図のセレクタ126に送ら
れる。その際、FC8生成回路125でFe2が計算さ
れ、同じくセレクタ126に送られる。その後、シフト
レジスタ115.送信器116を経由して伝送路128
に送り出される。
−1度に送れるデータ量は、フレーム上のパケットの領
域の大きさに依存し、その大きさ分だけの長さのデータ
タイミング信号が出て、これを示す。
したがって、送るべきメツセージの長さがパケットのデ
ータ長よりも長い場合は、第8図のメツセージバッファ
47からは、複数回に分割されて送られることになる。
カウンタ43の示す値が、メッセージ長レジスタ44に
設定してあった値に、等しくなったことを、比較器45
にて判定すると、ラッチ38をリセットし、ゲート39
を閉じ、以降の領域は占有しなくなる。
送信したパケットが戻ってきた時、すなわち。
第7図のタイミング発生用カウンタ105からのSAタ
イミングにて、シフトレジスタ102からのデータとノ
ードアドレスレジスタ106の設定値が、比較器122
で一致したことがわかると、LA値読み出し回路123
によりLA値を読み出し、第2図の比較器33において
、LA受信不可パターンでないかを調べる。LA受信不
可であった時は、受信ノード内バッファ満杯とみなし、
ある一定時間の後に再送する。すなわち、比較器33か
らの一致信号により、ランチ38をリセットし、送信を
中断する。そして、タイマ34をリセツトさせる。タイ
マ34はリセッI−によりrho”からカウントを開始
し、待ち時間レジスタ35に定めた値に等しくなると、
比較器36から一致信号が出て、ゲー1−37より、あ
たかも、はじめて、送信要求が出されたのごとく、動作
する。これにより、第8図のカウンタ43はリセットさ
れ、メツセージの先頭から送信できるようになる。そし
てラッチ38がセットされ、空き領域を検出したところ
で、再送が開始される。
以上のように、受信相手限定部を組み込み、送信制御部
に、再送機能を追加することにより、本来ならば、メツ
セージ組み立て用のメツセージバッファを、全受信相手
ノード数分用意しなくてはならないのに対して、本発明
を用いることによって、限られた少数のバッファを用意
するだけで済み、用意したバッファ数以上のメツセージ
が、そのノードに集中した場合、受けとられなかったメ
ッセiジは、送信側にて再送機能が働き、これを救済す
ることによって、通信を維持することができる。
一般的な例として述べると、トークンリングLANなど
に代表されるLANでは、取り扱える最大メッセージ長
は、8にバイト程になりつつあり、また、ループネット
ワークの最大ノード数は、128が一般的である。この
場合、従来方式に従い、どのノードからのパケットも受
けられ、メツセージを組み立てられるようにするには、
128ノードX8にバイト=IMバイトものバッファを
、メツセージのリアセンプルだけの目的で、全ノードに
設けなくてはならない。しかしながら、据置形からワー
クステーション組み込み形へと移りつつあるノードは、
ますます小形化、低価格化が求められでおり、上記のよ
うな目的だけのために、そのような大容量のバッファを
搭載することは、非現実的である。
そこで1本実施例を適用することにより、そのノードへ
の通信集中度、トラヒック、処理能力に応じた最少の量
のバッファを用意するだけで済む。
上記条件によっても異なるが、交換機における最適な回
線数を算出するのに用いるアーラン分布の考え方を本件
に適用するとすれば、必要とするバッファ量は、従来の
数十分の1で済むであろう。
そして、受信相手を限定するという単純な論理のため、
限られた数のバッファの使用法を複雑に制御するといっ
たことも必要がなく実現できる。
メツセージのリアセンブリ処理は、■、ANの高速・大
容量化を実現する1つの方式として、注目されでいるミ
ニパケット方式には、必須の処理であるため、本実施例
によるバッファ容量の大幅な削減は、今後の超高速LA
N実現にも、有効である。
〔発明の効果〕
以上説明したように、本発明によれば、1つのノードの
中に、全ての相手ノードの数分のバッファを持つ必要が
なく、限られた数のバッファ数だけで、通信が維持でき
るため、無駄なバッファを持たずに済むため、ノードの
ハードウェア量が少なく・、経済化を図れる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す受信相手限定部の構成
図、第2図は本発明の他の実施例を示す送信制御部の構
成図、第3図は本発明を適用したネッ1−ワークのシス
テム構成図、第4図はフレーム構成図、第5図はメツセ
ージのセグメンティング/リアセンブリの説明図、第6
図は混在したパケッi・からメツセージを復元する説明
図、第7図は本発明を適用したノード内部の構成図、第
8図は第7図内の送信制御部の構成図である。 1:受信データバス、2:送り元アドレス比較器、3:
受信限定対象先アドレス設定レジスタ、4:メツセージ
バッファ限定使用中表示用フラグレジスタ、5:メツセ
ージバッファ、6:全バッファ・アドレス不一致検出用
ゲー1〜,7:受信バッファ選択用セレクタ、12:バ
ッファ書き込み用ゲート、15:メツセージ完了指示用
ゲート、31:受信LA信号、32:LA受信不可パタ
ーン、33:再送実施判断用比較器、34:再送開始遅
延用タイマ、35:待ち時間設定用レジスタ、36:再
送開始判断用比較器、38:送信制御用ラッチ、40:
送信内容選択用セレクタ、41:送信データバス、43
:メッセージ読み出し用カウンタ、44:メッセージ長
設定レジスタ、45:メッセージ読み出し完了判断用比
較器、47:メツセージバッファ。 第   3  図 第   4   図 第   5  図 ′tδ 第   6   図 設定データ210

Claims (1)

  1. 【特許請求の範囲】 1、複数のノード間でのメッセージ交換を、伝送路上で
    は複数のパケットに分割して行い、メッセージバッファ
    を用いて、上記分割されたパケットから元のメッセージ
    を組立てる受信回路を各ノード内に有するシステムにお
    いて、上記受信回路内に、受信対象とする相手アドレス
    を登録するアドレス登録手段と、到着するパケットの送
    信元アドレスを認識するアドレス認識手段と、受信/非
    受信動作を判別する判別手段とを設け、メッセージ組立
    開始から終了時間までの間は、上記認識手段および判別
    手段により限定中の相手かどうかを判断し、上記登録手
    段により登録された相手からのパケットのみを受信し、
    メッセージを組立てることを特徴とするメッセージ転送
    方式。 2、上記受信回路を、受信用メッセージ・バッファごと
    に設けることにより、メッセージ・バッファ数分の相手
    からのメッセージを同時に待ち受けることを特徴とする
    特許請求の範囲第1項記載のメッセージ転送方式 3、上記受信回路を持つノード宛に送ったパケットが、
    受信不可のために、戻ってきた場合、あらかじめ設定さ
    れた待ち時間にタイマ値が一致したとき、パケットを再
    送信することを特徴とする特許請求の範囲第1項記載の
    メッセージ転送方式。
JP62053808A 1987-03-09 1987-03-09 通信システムにおけるノード装置 Expired - Fee Related JPH088572B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62053808A JPH088572B2 (ja) 1987-03-09 1987-03-09 通信システムにおけるノード装置
US07/150,171 US4930122A (en) 1987-03-09 1988-01-29 Message transfer system and method
EP88101485A EP0281757B1 (en) 1987-03-09 1988-02-02 Message transfer system and method
DE3855739T DE3855739T2 (de) 1987-03-09 1988-02-02 Nachrichtenübertragungssystem und -verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62053808A JPH088572B2 (ja) 1987-03-09 1987-03-09 通信システムにおけるノード装置

Publications (2)

Publication Number Publication Date
JPS63220631A true JPS63220631A (ja) 1988-09-13
JPH088572B2 JPH088572B2 (ja) 1996-01-29

Family

ID=12953091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62053808A Expired - Fee Related JPH088572B2 (ja) 1987-03-09 1987-03-09 通信システムにおけるノード装置

Country Status (4)

Country Link
US (1) US4930122A (ja)
EP (1) EP0281757B1 (ja)
JP (1) JPH088572B2 (ja)
DE (1) DE3855739T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274637A (en) * 1989-12-28 1993-12-28 Yamaha Corporation Token-ring-type local area network
JPH0695686B2 (ja) * 1990-08-24 1994-11-24 登 山口 データ通信ユニットおよびデータ通信装置
US5367636A (en) * 1990-09-24 1994-11-22 Ncube Corporation Hypercube processor network in which the processor indentification numbers of two processors connected to each other through port number n, vary only in the nth bit
JPH04176232A (ja) * 1990-11-09 1992-06-23 Hitachi Ltd パケット通信方式およびパケット通信装置
US5023780A (en) * 1991-01-03 1991-06-11 Northern Telecom Limited Method of operating a packet switching network
US5303347A (en) * 1991-12-27 1994-04-12 Digital Equipment Corporation Attribute based multiple data structures in host for network received traffic
US5502726A (en) * 1992-01-31 1996-03-26 Nellcor Incorporated Serial layered medical network
US5243596A (en) * 1992-03-18 1993-09-07 Fischer & Porter Company Network architecture suitable for multicasting and resource locking
US5502817A (en) * 1993-04-02 1996-03-26 University Research Foundation, Inc. Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes
JP3044983B2 (ja) 1993-08-25 2000-05-22 株式会社日立製作所 Atmスイッチングシステムのセル制御方法
FR2710993B1 (fr) * 1993-10-04 1995-11-24 Commissariat Energie Atomique Procédé et système d'interconnexion pour la gestion de messages dans un réseau de processeurs à structure parallèle.
US6088768A (en) * 1993-12-28 2000-07-11 International Business Machines Corporation Method and system for maintaining cache coherence in a multiprocessor-multicache environment having unordered communication
US5923657A (en) * 1994-08-23 1999-07-13 Hitachi, Ltd. ATM switching system and cell control method
US5699520A (en) * 1994-08-25 1997-12-16 Hewlett-Packard Company Flow control apparatus and method for a computer interconnect using adaptive credits and flow control tags
US5878227A (en) * 1996-07-01 1999-03-02 Sun Microsystems, Inc. System for performing deadlock free message transfer in cyclic multi-hop digital computer network using a number of buffers based on predetermined diameter
JP3593921B2 (ja) * 1999-06-01 2004-11-24 日本電気株式会社 パケット転送方法および装置
US6721335B1 (en) * 1999-11-12 2004-04-13 International Business Machines Corporation Segment-controlled process in a link switch connected between nodes in a multiple node network for maintaining burst characteristics of segments of messages
US6999460B1 (en) * 2000-10-16 2006-02-14 Storage Technology Corporation Arbitrated loop port switching
US7299470B2 (en) * 2001-09-13 2007-11-20 International Business Machines Corporation Method and system for regulating communication traffic using a limiter thread
JP4516439B2 (ja) * 2005-02-01 2010-08-04 富士通株式会社 中継プログラム、中継方法および中継装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1244110A (en) * 1984-12-27 1988-11-01 Masashi Hirome Transmitting data processing system
US4742511A (en) * 1985-06-13 1988-05-03 Texas Instruments Incorporated Method and apparatus for routing packets in a multinode computer interconnect network
US4665514A (en) * 1985-08-02 1987-05-12 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated voice/data network
US4755986A (en) * 1985-09-13 1988-07-05 Nec Corporation Packet switching system

Also Published As

Publication number Publication date
DE3855739D1 (de) 1997-02-20
DE3855739T2 (de) 1997-07-31
EP0281757A2 (en) 1988-09-14
US4930122A (en) 1990-05-29
JPH088572B2 (ja) 1996-01-29
EP0281757B1 (en) 1997-01-08
EP0281757A3 (en) 1991-10-09

Similar Documents

Publication Publication Date Title
JPS63220631A (ja) 通信システムにおけるノード装置
Cerf et al. Specification of internet transmission control program
Cerf et al. A protocol for packet network intercommunication
US6480897B1 (en) Optimistic transmission flow control including receiver data discards upon inadequate buffering condition
US6553031B1 (en) Communication node apparatus with routing tables in cache memories
Cerf et al. A protocol for packet network intercommunication
US5949799A (en) Minimum-latency data mover with auto-segmentation and reassembly
US5301186A (en) High speed transmission line interface
US6747949B1 (en) Register based remote data flow control
US4354263A (en) Computer-communications concentrator for transmission and switching of packetized data
Kahn et al. Flow control in a resource-sharing computer network
Fletcher et al. Mechanisms for a reliable timer-based protocol
US6542513B1 (en) Optimistic, eager rendezvous transmission mode and combined rendezvous modes for message processing systems
JPS60148249A (ja) メツセ−ジ除去方法
US5850556A (en) Interruptible state machine
JPH10164139A (ja) ビジーノードを有するリング・ネットワークでシーケンシャルオーダリングを保持しアイデンポテント・コマンドをサポートするシステム
US7245613B1 (en) Arrangement in a channel adapter for validating headers concurrently during reception of a packet for minimal validation latency
JP2986798B2 (ja) データ伝送制御方法およびデータ通信装置
Farber et al. Thinwire protocol for connecting personal computers to the Internet
US6377587B1 (en) Data packet format and handling for serial communications with embedded reverse channel responses
US6035335A (en) Optimistic, eager rendezvous transmission system and combined rendezvous system for message processing, and related data structures
Cerf et al. RFC0675: Specification of Internet Transmission Control Program
JP2007259374A (ja) ネットワーク送受信装置
EP0093004B1 (en) Data communication system
KR100204586B1 (ko) 선입선출 버퍼를 가지는 내장형 통신 보드에서의 수신 패킷의 파손 검출 및 복구 방법_

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees