JPS60232743A - スイツチング・ネツトワ−ク - Google Patents
スイツチング・ネツトワ−クInfo
- Publication number
- JPS60232743A JPS60232743A JP59086264A JP8626484A JPS60232743A JP S60232743 A JPS60232743 A JP S60232743A JP 59086264 A JP59086264 A JP 59086264A JP 8626484 A JP8626484 A JP 8626484A JP S60232743 A JPS60232743 A JP S60232743A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output terminal
- transfer
- modules
- data input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は多数のプロセッサを用いる並列処理システムに
おいて、プロセッサ間、またはプロセッサとメモリモジ
ュール等のリソースとの間を相互に接続スるスイッチン
グ・ネットワークに関するものである。
おいて、プロセッサ間、またはプロセッサとメモリモジ
ュール等のリソースとの間を相互に接続スるスイッチン
グ・ネットワークに関するものである。
（技術的背景）
ＯＧ ＋Ｈ，Ｂａｒｎｅｓ ａｎｄ Ｓ、Ｆ、 Ｌｕｎ
ｄｓｔｒｏｍ ＋ ｒＤｅ ！Ａｉｇｈａｎｄ Ｖａｌ
ｉｄａｔｉｏｎ ｏｆ ａ Ｃｏｎｎｅｃｔｉｏｎ Ｎ
ｅｔｗｏｒｋ ｆｏｒトワークとして、パス、クロスポ
イント・ネットワーク、及びバニャン・ネットワーク等
の多段ネットワークが用いられていた。
ｄｓｔｒｏｍ ＋ ｒＤｅ ！Ａｉｇｈａｎｄ Ｖａｌ
ｉｄａｔｉｏｎ ｏｆ ａ Ｃｏｎｎｅｃｔｉｏｎ Ｎ
ｅｔｗｏｒｋ ｆｏｒトワークとして、パス、クロスポ
イント・ネットワーク、及びバニャン・ネットワーク等
の多段ネットワークが用いられていた。
このうち、多段ネットワークは例えば２人力２出力のシ
ャツフル回路を基本要素とし、１段にこれを２ｎ−１個
並べ、この段をｎ個縦列に接続する事によシ２ｎ人力り
ｎ出力のネットワークを実現するものであり、入力側か
ら出力側に複数のデータ転送径路が同時に形成できるた
め、データ転送容量に比べて必要なスイッチ回路数が少
なくてすみ、経済的である長所を持つ。
ャツフル回路を基本要素とし、１段にこれを２ｎ−１個
並べ、この段をｎ個縦列に接続する事によシ２ｎ人力り
ｎ出力のネットワークを実現するものであり、入力側か
ら出力側に複数のデータ転送径路が同時に形成できるた
め、データ転送容量に比べて必要なスイッチ回路数が少
なくてすみ、経済的である長所を持つ。
しかし、同時に実現される転送径路は全く自由には選択
できず、また同時に複数の出力端子に同じデータを送る
回報転送が実現できない等の欠点があった。
できず、また同時に複数の出力端子に同じデータを送る
回報転送が実現できない等の欠点があった。
（発明の目的）
本発明の目的は上述した従来技術の欠点を解決し、種々
の大きさの出力端子のグループに対し、グルーグ内同報
転送を実現できる大規模多段スイッチング・ネットワー
クを提供することにある。
の大きさの出力端子のグループに対し、グルーグ内同報
転送を実現できる大規模多段スイッチング・ネットワー
クを提供することにある。
そこから入力されるデータを受信し、そのデータり中か
らパケットヘッダを検出して解読し、そのパケットヘッ
ダが１つの出力端子への転送を指示している場合には、
その出力端子に対して接続要求を発し、複数の出力端子
への転送を指示している場合には、それらの出力端子に
グループ転送要求を発し、それに対する許可の返答が得
られた後、それらの出力端子に対して接続要求を発する
復号器と、すべての復号器からのグループ転送要求を受
信し、一時にはそれらのうちの１つに許可を与える第１
の優先割込み符号器と、各データ出力端子に対応してあ
り、各復号器からの接続要求を受信し、一時にはそれら
のうちの１つを受付け、その受付けた接続要求を発して
いる復号器に対応するデータ入力端子からのデータを、
自己の対応する出力端子に導くスイッチを開くだめの制
御信号を発生する第２の優先割込み符号器と、からなる
ルータ・モジュールを基本構成要素とし、これらルータ
・モ、ジュールを多段接続して構成した事を特徴とする
スイッチング・ネットワークであり、号を表わすものと
する。
らパケットヘッダを検出して解読し、そのパケットヘッ
ダが１つの出力端子への転送を指示している場合には、
その出力端子に対して接続要求を発し、複数の出力端子
への転送を指示している場合には、それらの出力端子に
グループ転送要求を発し、それに対する許可の返答が得
られた後、それらの出力端子に対して接続要求を発する
復号器と、すべての復号器からのグループ転送要求を受
信し、一時にはそれらのうちの１つに許可を与える第１
の優先割込み符号器と、各データ出力端子に対応してあ
り、各復号器からの接続要求を受信し、一時にはそれら
のうちの１つを受付け、その受付けた接続要求を発して
いる復号器に対応するデータ入力端子からのデータを、
自己の対応する出力端子に導くスイッチを開くだめの制
御信号を発生する第２の優先割込み符号器と、からなる
ルータ・モジュールを基本構成要素とし、これらルータ
・モ、ジュールを多段接続して構成した事を特徴とする
スイッチング・ネットワークであり、号を表わすものと
する。
第１図は本発明の実施例であり、６４人力６４出力のネ
ットワークのブロック図である。同図中１ ・・・１
は入力端子、２．・・・２６４は出力端子、１ ６４ ３ ・・・３ と４ ・・・４ 及び６１・・・６１６
は４人力４１ １６ １ １６’ 出力のルータ・モジュールである。また、ルータ・モジ
ュール３１（ｉ＝１〜１６）、！：ルータ・モジュール
４．（ｊ＝１〜１６）を結ぶ信号線は５ｆｊ１ルータ−
モジュール４．（ｉ＝１〜１６）とルータ・モジュール
６ｊ（ｊ＝１〜１６）を結ぶ信号線は７９．と表わされ
る。
ットワークのブロック図である。同図中１ ・・・１
は入力端子、２．・・・２６４は出力端子、１ ６４ ３ ・・・３ と４ ・・・４ 及び６１・・・６１６
は４人力４１ １６ １ １６’ 出力のルータ・モジュールである。また、ルータ・モジ
ュール３１（ｉ＝１〜１６）、！：ルータ・モジュール
４．（ｊ＝１〜１６）を結ぶ信号線は５ｆｊ１ルータ−
モジュール４．（ｉ＝１〜１６）とルータ・モジュール
６ｊ（ｊ＝１〜１６）を結ぶ信号線は７９．と表わされ
る。
Ｊ
各ルータの入力及び出力は、それぞれデータ用（８本）
、境界タグ用（１本）、制御用（２本）の１１本の信号
線からなり、データ用は転送すべきデータパケットのた
めに、境界タグ用はデータパケットの境界の表現のため
に、制御用はデータの同期のために用いられる。 。
、境界タグ用（１本）、制御用（２本）の１１本の信号
線からなり、データ用は転送すべきデータパケットのた
めに、境界タグ用はデータパケットの境界の表現のため
に、制御用はデータの同期のために用いられる。 。
また、前記データパケットは８ピツ）Ｘｘ語（Ｘは任意
の自然数）の可変長であり、第１語はノヤケットヘッダ
としてパケットの宛先を表わすた送モードを表わしてい
る。１対１転送モードの場合はアドレス部の上位６ビツ
トでノ９ケットの宛先きの出力端子番号を表わし、グル
ープ転送モードの場合はアドレス部の上位４ビツトで宛
先グループ番号を、次に続く３ビツトのサイズ部でグル
ープの大きさを表わす。なお、グループの大きさは２Ｎ
の形で表現されるため、６４人力６４出力ネットワーク
の場合にはＮが２から６の間で選択されるので、３ビツ
トで十分表現できる。
の自然数）の可変長であり、第１語はノヤケットヘッダ
としてパケットの宛先を表わすた送モードを表わしてい
る。１対１転送モードの場合はアドレス部の上位６ビツ
トでノ９ケットの宛先きの出力端子番号を表わし、グル
ープ転送モードの場合はアドレス部の上位４ビツトで宛
先グループ番号を、次に続く３ビツトのサイズ部でグル
ープの大きさを表わす。なお、グループの大きさは２Ｎ
の形で表現されるため、６４人力６４出力ネットワーク
の場合にはＮが２から６の間で選択されるので、３ビツ
トで十分表現できる。
第３図は第１図で用いられたルータ・モジュールのひと
つ、例えば３１の内部を詳細に示したブロック図であり
、ｌｌａは入力端子、１２ｂはＦＩＦＯレジスタ、１３
ｃは４人力スイッチ中パンク、１４ｄは出力端子、１５
は制御結合器、１６は制御部、１６．は外部プログラム
入力端子である。
つ、例えば３１の内部を詳細に示したブロック図であり
、ｌｌａは入力端子、１２ｂはＦＩＦＯレジスタ、１３
ｃは４人力スイッチ中パンク、１４ｄは出力端子、１５
は制御結合器、１６は制御部、１６．は外部プログラム
入力端子である。
第４図は第３図におけるＦＩＦＯレジスタ、例えば１２
１の外部接続を表わした図であり、９ビット×１６語の
容量を持つＦＩＦＯレノスタのデータ入力端子には入力
端子１１１のうちのデータ用Ｄθ〜また、データ出力端
子側のＤＯからＤ７のデータ用、制御用（ＣＯ）の信号
線に接続される。そして、残りの出力側制御端子ＳＯ（
シフトアウト）から出た信号線は制御結合器１５を経由
し、前記出力端子１４ｄの残シの１本の制御用信号線Ｃ
１に接続される。
１の外部接続を表わした図であり、９ビット×１６語の
容量を持つＦＩＦＯレノスタのデータ入力端子には入力
端子１１１のうちのデータ用Ｄθ〜また、データ出力端
子側のＤＯからＤ７のデータ用、制御用（ＣＯ）の信号
線に接続される。そして、残りの出力側制御端子ＳＯ（
シフトアウト）から出た信号線は制御結合器１５を経由
し、前記出力端子１４ｄの残シの１本の制御用信号線Ｃ
１に接続される。
１対１転送モードの場合、１つの入力端子１１ａに対し
て１つの出力端子１４ｄが接続されるが、グループ転送
モードの場合、１つの入力端子１１ａに対して２つある
いは４つの出力端子１４ｄが接続されることもある。
て１つの出力端子１４ｄが接続されるが、グループ転送
モードの場合、１つの入力端子１１ａに対して２つある
いは４つの出力端子１４ｄが接続されることもある。
第５図は第３図における４人力スイッチ・パンク１３ｃ
の１つ、例えば１３．を詳細に表わしたブロック図であ
シ、２１．・・・２１．。は入力端子、２２１・２２１
ｏは４人力セレクタ、２３．−２３１６はＡＮＤケ゛−
ト、２４．は第３図の制御部１６に接続されるれてくる
。
の１つ、例えば１３．を詳細に表わしたブロック図であ
シ、２１．・・・２１．。は入力端子、２２１・２２１
ｏは４人力セレクタ、２３．−２３１６はＡＮＤケ゛−
ト、２４．は第３図の制御部１６に接続されるれてくる
。
第６図は第３図における制御結合器１５の回路図であり
、２４ｅは制御部１６からの制御入力、２５は入力端子
１４ｄのうちの制御線Ｃ１からの入力端子、２６ｆはＦ
ＩＦＯ１２ｂのＳＯへ接続すべき出力端子、２２ｇは２
ラインー４ラインデコーダ、２８ ・・２８３２はＡＮ
Ｄダート、２９１・・・２９１６はＯＲゲート、３０ｂ
は４人力ＡＮＤダートである。
、２４ｅは制御部１６からの制御入力、２５は入力端子
１４ｄのうちの制御線Ｃ１からの入力端子、２６ｆはＦ
ＩＦＯ１２ｂのＳＯへ接続すべき出力端子、２２ｇは２
ラインー４ラインデコーダ、２８ ・・２８３２はＡＮ
Ｄダート、２９１・・・２９１６はＯＲゲート、３０ｂ
は４人力ＡＮＤダートである。
制御人力２４ｅは第３図の出力端子１４ｅに接続される
入力端子１１ａを指定するものであり、前記選択コード
によシ入力端子１１ａを選択し、前記イネーブル信号が
Ｈレベルになると出力端子１４ｄの制御線Ｃ１から出力
端子２６ｆに至る径路が開かれる。
入力端子１１ａを指定するものであり、前記選択コード
によシ入力端子１１ａを選択し、前記イネーブル信号が
Ｈレベルになると出力端子１４ｄの制御線Ｃ１から出力
端子２６ｆに至る径路が開かれる。
複数の制御人力２４ｅが同一の入力端子１１ａを指示し
た場合には、対応する複数の制御線Ｃ１からＡＮＤ ｌ
” −） ｓ ｏ ｈに至る径路が開かれ、Ｃノに流れ
る信号の論理積が出力端子２６ｆからＦＩＦＯレジスタ
ー２ｂのＳＯ端子に送出される。こうしツク図であシ、
３１には復号器、３２ｍは第３図のＦＩＦＯレジスタ１
２ｂからの入力端子、３３は優先割込み符号器（以下、
ＰＩＦと略す）、３４ｎは２レベル優先割込み符号器（
以下、２ Ｌ −ＰＩＦと略す）、２４ｅは４人力スイ
ッチΦバンク１３ｃへの制御入力、１６．は外部プログ
ラム入力端子である。また第８図は第７図における復号
器３１にとＰＩＥ ３３ 、及び２ Ｌ −ＰＩＥ ３
４ ｎの間の詳細接続図である。ここで復号器３１には
データパケットのヘッダを検出し、解読する。そして、
このヘッダの内容と外部プログラム入力端子から入力さ
れる外部プログラムコードによシ定められる動作モード
に従い、ＰＩＥ Ｊ ３と２ Ｌ −ＰＩＥ ３４ ｎ
に対して信号を送シ出す。
た場合には、対応する複数の制御線Ｃ１からＡＮＤ ｌ
” −） ｓ ｏ ｈに至る径路が開かれ、Ｃノに流れ
る信号の論理積が出力端子２６ｆからＦＩＦＯレジスタ
ー２ｂのＳＯ端子に送出される。こうしツク図であシ、
３１には復号器、３２ｍは第３図のＦＩＦＯレジスタ１
２ｂからの入力端子、３３は優先割込み符号器（以下、
ＰＩＦと略す）、３４ｎは２レベル優先割込み符号器（
以下、２ Ｌ −ＰＩＦと略す）、２４ｅは４人力スイ
ッチΦバンク１３ｃへの制御入力、１６．は外部プログ
ラム入力端子である。また第８図は第７図における復号
器３１にとＰＩＥ ３３ 、及び２ Ｌ −ＰＩＥ ３
４ ｎの間の詳細接続図である。ここで復号器３１には
データパケットのヘッダを検出し、解読する。そして、
このヘッダの内容と外部プログラム入力端子から入力さ
れる外部プログラムコードによシ定められる動作モード
に従い、ＰＩＥ Ｊ ３と２ Ｌ −ＰＩＥ ３４ ｎ
に対して信号を送シ出す。
グループ転送の場合にはデッドロックが生じる可能性が
あるので、それを避けるためＰＩＦ ３３を用いて１つ
のルータ・モジュール内では一時に１つのグループ転送
しか行わないようにする。っまシ、復号器３１ｋがグル
ープ転送モードのパケットヘッダを検出すると、先ずＰ
ＩＥ３ Ｊに対してグ一方、ＰＩＥ ３３は最大４つの
ＧＲＱ入カＩＮのうちの１つを選択し、転送要求発信元
に許可信号ＡＣＫを与え、２ Ｌ −ＰＩＥ ３４ ｎ
は出力端子１４ｄに接続すべき入力端子１１ｈを選択す
る。その接続の際、復号器３１ｋから発信される接続要
求にはＲＱ ＯとＲＱ ７の２種類があシ、各々２ Ｌ
−ＰＩＥ３４ｎのＬＯ，Ｌｌに接続されているが、Ｒ
Ｑ ＯＯ方が優先的に受付けられる様になっている。
あるので、それを避けるためＰＩＦ ３３を用いて１つ
のルータ・モジュール内では一時に１つのグループ転送
しか行わないようにする。っまシ、復号器３１ｋがグル
ープ転送モードのパケットヘッダを検出すると、先ずＰ
ＩＥ３ Ｊに対してグ一方、ＰＩＥ ３３は最大４つの
ＧＲＱ入カＩＮのうちの１つを選択し、転送要求発信元
に許可信号ＡＣＫを与え、２ Ｌ −ＰＩＥ ３４ ｎ
は出力端子１４ｄに接続すべき入力端子１１ｈを選択す
る。その接続の際、復号器３１ｋから発信される接続要
求にはＲＱ ＯとＲＱ ７の２種類があシ、各々２ Ｌ
−ＰＩＥ３４ｎのＬＯ，Ｌｌに接続されているが、Ｒ
Ｑ ＯＯ方が優先的に受付けられる様になっている。
第９図は第７図における復号器３１にの詳細ブロック図
であシ、４１は８ビツトラツチ、４２はタイミング発生
器、４３は有効ピットセレクタ、４４は制御信号発生器
、４５はＰＩＥ ３３と接続する２本の信号線、４６ｐ
は４つの２ Ｌ −ＰＩＦと接続する信号線、４７はリ
セット端子、３２ｍは入力端子、１６．は外部プログラ
ム入力端子である。
であシ、４１は８ビツトラツチ、４２はタイミング発生
器、４３は有効ピットセレクタ、４４は制御信号発生器
、４５はＰＩＥ ３３と接続する２本の信号線、４６ｐ
は４つの２ Ｌ −ＰＩＦと接続する信号線、４７はリ
セット端子、３２ｍは入力端子、１６．は外部プログラ
ム入力端子である。
ここでタイミング発生器４２は入力端子３２ｍのうちの
ＢＴとＣＯから信号を入力し、データパケットの始まり
と終りを示すタイミング信号を発生し、ラッチ４１と制
御信号発生器４４に送る。
ＢＴとＣＯから信号を入力し、データパケットの始まり
と終りを示すタイミング信号を発生し、ラッチ４１と制
御信号発生器４４に送る。
ただし、タイミング信号発生器４２はシステム立土げ時
にはリセット端子４７を通してリセットされ 初期状態
にあるものとし、この状態から最初に入力されたデータ
をノクケットヘッダと見なし、境界タデＢＴがＨになっ
た時点でノ４ケットの最後尾と見なして再び初期状態に
戻る。
にはリセット端子４７を通してリセットされ 初期状態
にあるものとし、この状態から最初に入力されたデータ
をノクケットヘッダと見なし、境界タデＢＴがＨになっ
た時点でノ４ケットの最後尾と見なして再び初期状態に
戻る。
ラッチ４１には、このタイミング信号によってパケット
ヘッダが入力される。そして、有効ピットセレクタ４３
はラッチ４１の出力と外部プログラム入力端子１６．か
ら入力される外部プロゲラ゛ムコードＳを入力し、ルー
タの動作モードを決定すると共に、ノクケットヘッダの
内の有効アドレスビット（最大２ビツト）を抜き出し、
動作モー゛ト：コードと共に制御信号発生器４４に送出
する。
ヘッダが入力される。そして、有効ピットセレクタ４３
はラッチ４１の出力と外部プログラム入力端子１６．か
ら入力される外部プロゲラ゛ムコードＳを入力し、ルー
タの動作モードを決定すると共に、ノクケットヘッダの
内の有効アドレスビット（最大２ビツト）を抜き出し、
動作モー゛ト：コードと共に制御信号発生器４４に送出
する。
この情報を用いる事により、制御信号発生器、４４はＰ
ＩＥ ３３及び２ Ｌ −ＰＩＥ ３４ ｎに対する制
御信号を発生する。
ＩＥ ３３及び２ Ｌ −ＰＩＥ ３４ ｎに対する制
御信号を発生する。
次に２つのデータ転送モードについてのルータ・モジュ
ールの動作を説明する。第２図のフォーマットを持つパ
ケットヘッダのアドレス部のビットのうち、有効ぎット
セレクタ４３で選択される有効ピッ） （ｂｏｌ ｂｌ
）は第１表（１対１転送の場合）及び第２表（グループ
転送の場合）の通シである。
ールの動作を説明する。第２図のフォーマットを持つパ
ケットヘッダのアドレス部のビットのうち、有効ぎット
セレクタ４３で選択される有効ピッ） （ｂｏｌ ｂｌ
）は第１表（１対１転送の場合）及び第２表（グループ
転送の場合）の通シである。
第１表
第２表
ここでＸ印はアドレスビットには関係しない事を表わす
。
。
次にこれらの表に従って選択された有効ビットｂｏｂ１
の情報に従い、適当な入力端子１１ａと適当な出力端子
１４ｄの間を接続する径路が開かれる。
の情報に従い、適当な入力端子１１ａと適当な出力端子
１４ｄの間を接続する径路が開かれる。
この時、選択される出力端子番号、添字ｄは入力端子番
号、添字ａにはよらず、有効ビットｂ。ｂｌのみによっ
て第３表のように定める。
号、添字ａにはよらず、有効ビットｂ。ｂｌのみによっ
て第３表のように定める。
第３表
表わす。
いまルータの入力端子１１ａにデータパケット対１転送
を指示している場合、有効ビットセレクタ４３は第１表
に従って有効ビットｂ。ｂｌを選択し、制御信号発生器
４４は第３表に従って出力端子番号をめ、これに対応す
る２ Ｌ −ＰＩＥ ３４ ｎに向うＲＱＩの出力をＯ
Ｎにする。この２ Ｌ −ＰＩＥ ３４ｎが空きになる
と、前記接続要求ＲＱＪは受けられ、入力端子１１ａか
ら出力端子１４ｄへの径路が開いてデータ転送が始まる
。また、復号器３１には入力データの境界タグＢＴを監
視し、ＢＴがＨレベルになる時を・ぐケラトの最後尾と
見なし、ＲＱｌをＯＦＦにして初期状態に戻る。
を指示している場合、有効ビットセレクタ４３は第１表
に従って有効ビットｂ。ｂｌを選択し、制御信号発生器
４４は第３表に従って出力端子番号をめ、これに対応す
る２ Ｌ −ＰＩＥ ３４ ｎに向うＲＱＩの出力をＯ
Ｎにする。この２ Ｌ −ＰＩＥ ３４ｎが空きになる
と、前記接続要求ＲＱＪは受けられ、入力端子１１ａか
ら出力端子１４ｄへの径路が開いてデータ転送が始まる
。また、復号器３１には入力データの境界タグＢＴを監
視し、ＢＴがＨレベルになる時を・ぐケラトの最後尾と
見なし、ＲＱｌをＯＦＦにして初期状態に戻る。
次に、ヘッダがグループ転送を指示している場合、有効
ビットセレクタ４３は第２表に従って有効ビットｂ。ｂ
、を選択し、制御信号発生器４４は第３表に従って出力
端子番号をめる。接続すべき出力端子が１つの場合、つ
ｔｂ第３表の分類Ｉの場合、その出力端子に対応する２
Ｌ −ＰＩＥ ３４ ｎ（向うＲＱＯの出力をＯＮに
する。そして、このデータ転送が始まる。データ転送の
終了は１対ＩＲＰがＯＮになったなら、すべての接続す
べき出力端子に対応する２ Ｌ −ＰＩＥ ３４ ｎに
向うＲＱＯの出力をＯＮにする。その後の動作は前述し
た第３表の分類ｌの場合と同じである。
ビットセレクタ４３は第２表に従って有効ビットｂ。ｂ
、を選択し、制御信号発生器４４は第３表に従って出力
端子番号をめる。接続すべき出力端子が１つの場合、つ
ｔｂ第３表の分類Ｉの場合、その出力端子に対応する２
Ｌ −ＰＩＥ ３４ ｎ（向うＲＱＯの出力をＯＮに
する。そして、このデータ転送が始まる。データ転送の
終了は１対ＩＲＰがＯＮになったなら、すべての接続す
べき出力端子に対応する２ Ｌ −ＰＩＥ ３４ ｎに
向うＲＱＯの出力をＯＮにする。その後の動作は前述し
た第３表の分類ｌの場合と同じである。
以上説明したように、この様な動作をするスイッチング
・ネットワークを用いれば、可変長のデータ・ぐケラト
を１対１転送モードでは指定した出力端子に、グループ
転送モードでは２ 個の出力端子からなる可変サイズの
グループへ、転送できる。
・ネットワークを用いれば、可変長のデータ・ぐケラト
を１対１転送モードでは指定した出力端子に、グループ
転送モードでは２ 個の出力端子からなる可変サイズの
グループへ、転送できる。
また、上述したＰＩＥ ３３やＦＩＦＯレノスタ１２ｂ
等のハードウェアは、通常のディジタル回路技術により
容易に実現することができるので、第３図のルータ自体
を１チツプのＶＬＳ Ｉで実現する事も可能であり、全
体の小型化、経済化が達成できる。
等のハードウェアは、通常のディジタル回路技術により
容易に実現することができるので、第３図のルータ自体
を１チツプのＶＬＳ Ｉで実現する事も可能であり、全
体の小型化、経済化が達成できる。
（発明の効果）
本発明によれば、１種類のルータモジュールを基本構成
要素とし、それを組み合わせる事によシ大規模なスイッ
チング・ネットワークを構成し、可変長データｉ４ケッ
トを１対１転送、及びグルーＶＬＳ Ｉ化に適しておシ
、小型化、経済化も可能でおる。
要素とし、それを組み合わせる事によシ大規模なスイッ
チング・ネットワークを構成し、可変長データｉ４ケッ
トを１対１転送、及びグルーＶＬＳ Ｉ化に適しておシ
、小型化、経済化も可能でおる。
なお、前述した実施例においてはデータ語長８ビツトの
４人力４出力ルータを基本構成要素としたが、例えば２
人力２出力、あるいは８人力８出力のルータを用いても
同様の機能を実現できる。
４人力４出力ルータを基本構成要素としたが、例えば２
人力２出力、あるいは８人力８出力のルータを用いても
同様の機能を実現できる。
さらに、例えばデータ語長のみを１２ビツトにすｔｌｌ
’１０２４人力１０２４出力までのスイッチング・ネッ
トワークが構成可能である。また、ルータ内のＦＩＦＯ
レジスタの容量を１６語としたが、この容量を増減して
も基本的機能には変化はない。
’１０２４人力１０２４出力までのスイッチング・ネッ
トワークが構成可能である。また、ルータ内のＦＩＦＯ
レジスタの容量を１６語としたが、この容量を増減して
も基本的機能には変化はない。
ただし、この容量がデータｉ９ケット長に比べて小さく
なると、ネットワークの閉″塞の確率が増え、トラヒッ
ク容量が低下するので、データノクケットの平均長と同
程度に選ぶのが妥当である。
なると、ネットワークの閉″塞の確率が増え、トラヒッ
ク容量が低下するので、データノクケットの平均長と同
程度に選ぶのが妥当である。
第１図は本発明の実施例のブロック図、第２図は・やケ
ラトヘッダのフォーマットを表わす図、第３図はルータ
モジュールの詳細ブロック図、第４図は第３図における
ＦＩＦＯレジスタ１２ｂの外部接続を表わす図、第５図
は第３図における４人カス第８図は第７図における復号
器３１にとＰＩＥ ３゛３、及び２ Ｌ −ＰＩＥ ３
４ ｎの間の詳細接続図、第９図は第７図における復号
器３１にの詳細ブロック図である。 １１〜１６４・・・入力端子、２１〜２６４・・・出力
端子、１３、〜１３４・・・４人力スイッチ・バンク、
３１．〜３１４・・・復号器、３３・・・優先割込み符
号器、３４１〜３４４・・・２レベル優先割込み符号器
。 特許出願人 工業技術院長 川 １）裕 部第２図 第４図 ２ｒ
ラトヘッダのフォーマットを表わす図、第３図はルータ
モジュールの詳細ブロック図、第４図は第３図における
ＦＩＦＯレジスタ１２ｂの外部接続を表わす図、第５図
は第３図における４人カス第８図は第７図における復号
器３１にとＰＩＥ ３゛３、及び２ Ｌ −ＰＩＥ ３
４ ｎの間の詳細接続図、第９図は第７図における復号
器３１にの詳細ブロック図である。 １１〜１６４・・・入力端子、２１〜２６４・・・出力
端子、１３、〜１３４・・・４人力スイッチ・バンク、
３１．〜３１４・・・復号器、３３・・・優先割込み符
号器、３４１〜３４４・・・２レベル優先割込み符号器
。 特許出願人 工業技術院長 川 １）裕 部第２図 第４図 ２ｒ
Claims (3)
- （１） ａ）複数のデータ入力端子と、ｂ）前記データ
入力端子と同数のデータ出力端子と、 Ｃ）任意のデータ入力端子から入力されるデータを任意
のデータ出力端子に導くスイッチと、ｄ）各データ入力
端子に対応してあり、そこから入力されるデータを受信
し、そのデータの中から・千ケットヘッダを検出して解
読し、そのパケットヘッダが１つの出力端子への転送を
指示している場合には、その出力端子に対して接続要求
を発し、複数の出力端子への転送を指示している場合に
は、それらの出力端子にグループ転送要求を発し、それ
に対する許可の返答が得られた後、それらの出力端子に
対して接続要求を発する復号器と、 ｅ）すべての復号器からのグループ転送要求を受信し、
一時にはそれらのうちの１つに許可を与える第１の優先
割込み符号器と、 ｆ）各データ出力端子に対応してあシ、各復号器からの
接続要求を受信し、一時にはそれらのうちの１つを受け
つけ、その受付けた接続要求を発している復号器に対応
するデータ入力端子からのデータを、自己の対応する出
力端子に導くスイッチを開くだめの制御信号を発生する
第２の優先割込み符号器と、 ら成るルータ・モジュールを基本構成要素とし、れらル
ータ・モジュールを多段接続して構成し事を特徴とする
スイッチング・ネットワーク。 - （２）復号器が１対１転送とグルーゾ転送の接続要求を
別々に発し、第２の優先割込み符号器がこれらの接続要
求を受付ける際に、グルーグ転送の接続要求を優先的に
受付けることを特徴とする特許請求の範囲第１項記載の
スイッチング・ネットワーク。 - （３） −”ケラトヘッダに２つの形式があシ、１つに
はデータ出力端子の番号の情報を含み、他の１つにはデ
ータ出力端子のグルーグ番号とグループサイズの情報を
含むことを特徴とする特許請求の範囲第１項記載のスイ
ッチング・ネットワーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086264A JPS60232743A (ja) | 1984-05-01 | 1984-05-01 | スイツチング・ネツトワ−ク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086264A JPS60232743A (ja) | 1984-05-01 | 1984-05-01 | スイツチング・ネツトワ−ク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60232743A true JPS60232743A (ja) | 1985-11-19 |
| JPH0351340B2 JPH0351340B2 (ja) | 1991-08-06 |
Family
ID=13881958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086264A Granted JPS60232743A (ja) | 1984-05-01 | 1984-05-01 | スイツチング・ネツトワ−ク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60232743A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136860A (ja) * | 1986-11-18 | 1988-06-09 | クセルト セントロ・ステュデイ・エ・ラボラトリ・テレコミニカチオーニ・エツセ・ピー・アー | 自己経路指示多段パケット交換相互接続ネツトワークのための交換素子 |
| JPS63305643A (ja) * | 1987-06-08 | 1988-12-13 | Hitachi Ltd | パケット交換装置 |
| JPH01105642A (ja) * | 1987-07-27 | 1989-04-24 | Hitachi Ltd | 並列計算機のためのデータ転送ネットワーク |
| JPH05244194A (ja) * | 1991-11-27 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | ネットワーク用スイッチングシステム |
| JPH06214965A (ja) * | 1992-09-17 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | ディジタル・コンピュータ |
-
1984
- 1984-05-01 JP JP59086264A patent/JPS60232743A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| IEEE COMPUTER=1981US * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136860A (ja) * | 1986-11-18 | 1988-06-09 | クセルト セントロ・ステュデイ・エ・ラボラトリ・テレコミニカチオーニ・エツセ・ピー・アー | 自己経路指示多段パケット交換相互接続ネツトワークのための交換素子 |
| JPS63305643A (ja) * | 1987-06-08 | 1988-12-13 | Hitachi Ltd | パケット交換装置 |
| JPH01105642A (ja) * | 1987-07-27 | 1989-04-24 | Hitachi Ltd | 並列計算機のためのデータ転送ネットワーク |
| JPH05244194A (ja) * | 1991-11-27 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | ネットワーク用スイッチングシステム |
| JPH06214965A (ja) * | 1992-09-17 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | ディジタル・コンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351340B2 (ja) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950003656B1 (ko) | 멀티플 패킷 목적지를 갖는 패킷 스위칭 회로망과, 패킷 루팅 방법 | |
| EP0174998B1 (en) | Multiplexed interconnection of packet switching node packages | |
| SU1321383A3 (ru) | Цифровое коммутационное устройство | |
| US4752924A (en) | Ring packet switch | |
| CA1320258C (en) | Packet switching network | |
| JPS62501045A (ja) | ステ−ジ アドレス同定フィ−ルドを含む自己経路指定パケット | |
| JPH03132130A (ja) | メッセージルーチング方法、コンピュータネットワーク及びルーチングスイッチ | |
| JP2604967B2 (ja) | 適応交換装置 | |
| IE49451B1 (en) | Digital communication networks employing speed independent switches | |
| KR860002762A (ko) | 자기 경로지정 스위칭 시스템 및 그 스위칭 방법 | |
| JPS6211344A (ja) | 高速パケツト交換装置 | |
| JPS6340383B2 (ja) | ||
| EP0405208A2 (en) | Multistage network with distributed pipelined control | |
| JPH03119847A (ja) | 複数のパケット タイプのためのパケット交換網 | |
| JPS6360579B2 (ja) | ||
| JPS60232743A (ja) | スイツチング・ネツトワ−ク | |
| US20020191611A1 (en) | Self-route expandable multi-memory packet switch with distributed scheduling means | |
| JPH01109939A (ja) | 交換節点に対する分類ユニット | |
| US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
| US20020089981A1 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism | |
| CN1426181B (zh) | 包括局部解码装置的交换设备 | |
| JPH0367380B2 (ja) | ||
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| KR0167901B1 (ko) | 비동기식 전송 모드 스위치 | |
| JP2581286B2 (ja) | 網制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |