JPS63133729A - 同期再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明はＰＣＭ通信等のディジタル通信機器に用いられ
る同期再生回路に関する。

〔従来の技術〕

光通信等の分野で用いられるディジタル通信機器には、
同期再生回路が用いられる。これは標本化、圧縮伸長、
符号化等して作られ伝送された２進行号から、伝送され
た信号およびクロックを再生するためのものである。

第２図は従来の同期再生回路のブロック図である。図示
しない伝送路からの信号入力は、受信部を構成するＡＧ
Ｃ回路、等化増幅回路（図示しない）等を介して識別再
生部１に与えられると共に、クロック抽出部１０にも与
えられる。クロック抽出部１０は入力信号を微分する微
分回路２と、微弁回路２の出力を例えば両波整流する整
流回路３と、整流回路３の出力により共振する共振回路
４とを有している。そして、クロック抽出部１０の出力
（タイミングロック）は識別再生部１に与えられると共
に、必要に応じてクロック出力として受信部の外に取り
出される。

次に、上記従来例の作用を、第３図の波形図を参照して
説明する。図示しない伝送路（例えば光伝送路）からの
信号入力（第３図（ａ）図示）があると、微分回路２は
入力信号の立上りおよび立下りでパルスを発する。この
パルスは整流回路３において両波整流され、共振回路４
に与えられる。

このため、共振回路４は入力信号（第３図（ａ）図示）
にもとづく微分パルスに応じて共１辰し、第３図（ｂ）
に示すクロックパルスを出ツクすることになる。

このようにして得られたクロックパルス（第３図（ｂ）
図示）は、信号線を介して識別再生部１に与えられる。

このとき、識別再生部１には第３図（ａ＞に示す信号が
入力されているので、クロックパルスに同期して識別、
再生された出力信号（識別再生信号）が第３図（Ｃ）の
如く得られることになる。

〔発明が解決しようとする問題点〕

しかしながら上記従来回路では、次のような問題点がめ
った。すなわち、伝送路（図示しない）から受信回路（
図示しない）を介して与えられた入力信号（受信信号）
には、第３図（ａ）に示すようなシステマティツクジツ
タが乗っていることがある。このようなシステマティッ
クジツタが入力信号に乗っていると、クロック抽出ｐｌ
Ｏにあけるクロックパルスはこの入力信号により抽出さ
れるため、クロックパルスに第３図（ｂ）の如きジッタ
が乗ることになる。そしてこのジッタは、入力信号（第
３図（ａ）図示）のシステマティツクジツタからの時間
遅れが少ない一定のところで現れていた。これは、クロ
ックパルスの抽出にあける時間遅れが、入力信号に対し
て一定で市ることに起因している。

このように時間遅れの一定のところでクロックパルスに
ジッタが現れると、識別再生部１における入力信号の識
別および再生に際して、クロックのジッタと入力信号の
ジッタが累積される。その結果、第３図（Ｃ）に示す如
く、識別、再生後の出力信号におけるジッタが累積され
て大きくなるという問題点がめった。

そこで本発明は、入力端子に与えられる入力信号にシス
テマテイツクジツタ等の如きパルス波形の幅、周波数、
位相の変動が含まれていても、識別、再生後の出力信号
においてかかる変動が累積されないようにした同期再生
回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明に係る同期再生回路は、入力信号からクロック信
号を抽出するためのクロック抽出部に、クロック信号を
遅延させるための遅延手段を設けたことを特徴とする。

〔作用〕

本発明に係る同期再生回路は、上記のように構成される
ので、遅延手段はクロック抽出部におけるクロック信号
を遅延させるように働き、従ってクロック抽出部から出
力されるクロック信号に含まれるシステマティツクジッ
タの如きパルス波形の変動を、入力信号に含まれるシス
テマティツクジッタの如きパルス波形の変動から遅延さ
せるように作用する。

〔実施例〕

以下、添付図面を参照して本発明の一実施例を説明する
。なお、図面の説明にｄ５いて同一の要素には同一の符
号を付し、重複する説明を省略する。

第１図は同実施例に係る同期再生回路の、基本的構成を
示すブロック図である。そしてこれが第２図の従来例と
異なる点は、クロック抽出部１０を構成する共振回路４
の後段に、信号（共振回路４の出力パルス）を遅延する
ための遅延線路１１が設けられていることである。なお
、この遅延線路１１による遅延時間は、外部からの入力
信号のパルス幅に対して十分に大きくなるように設定ざ
□れている。

次に、上記実施例の作用を、第４図の波形図を参照して
説明する。微分回路２および整流回路３を介して得られ
たパルスは共振回路４に与えられ、これによって共振回
路４は共振をする。このため、共振回路４からは第３図
（ｂ）の従来例に示す如きクロックパルスが抽出され、
出力されることになる。

このクロックパルスが遅延線路１１に与えられると、遅
延線路１１の遅延時間は入力信号のパルス幅に対して十
分に大きくなるよう設定されているので、遅延後のクロ
ックパルスは第４図（ｂ）の如くになる。すなわち、入
力信号のジッタに対してクロックパルスのジッタは、遅
延線路１１による遅延時間だ（プ遅れて現れることにな
る。

識別再生部１はこの遅延させられたクロック信号に応じ
て（同期して〉動作し、第４図（ａ）の如き波形の入力
信号を識別、再生することになる。

このため、識別再生部１において入力信号のジッタ（第
４図（ａ＞図示）とクロック信号のジッタ（第４図（ｂ
）図示）とが累積されることはなく、識別、再生後の出
力信号は第４図（Ｃ）の如くになる。すなわち、入力信
号のジッタとクロック信号のジッタの影響が、出力信号
の立上りおよび立下りの異なる箇所で分散して現れるこ
とになる。

従って、システマティツクジツタの増加が緩和され、例
えばディジタル通信の再生中断等における中断段数を上
げることが可能になる。

本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。例えば、クロック信号を遅延させる
ための遅延手段は、共振回路の前段、微分回路の前段あ
るいは後段のいずれに設けてもよい。また、遅延手段は
マイクロストリップ線路、同軸線路の如き遅延線路に限
られるものではなく、表面弾性波遅延回路等であっても
よい。ざらに、遅延手段による遅延時間は入力信号のパ
ルス幅やクロックパルスの幅に応じて種々変更でき、要
するにジッタ等のパルス波形の変動が分散させられる幅
の時間であれば、いかなる長さであってもよい。ざらに
、識別再生部は例えばＤ型フリップフロップで構成でき
るが、これに限られるものでもない。

一方、共振回路としてはＬＣフィルタを用いるのが一般
的であるが、表面弾性波フィルタ、水晶フィルタ、水晶
撮動子、ＰＬＬ回路などで構成するようにしてもよい。

〔発明の効果〕

以上、詳細に説明した通り本発明によれば、入力信号か
らクロック信号を、抽出するためのクロック抽出部に、
クロック信号を遅延するための遅延手段を設けるように
したので、クロック抽出部から得られたクロックパルス
中のジッタ等のパルス変動は、入力信号中のジッタ等の
パルス変動から時間的に遅れて現れることになる。この
ため、入力信号にシステマティツクジツタ等が含まれて
いても、識別、再生後の出力信号においてかかるジッタ
の如きパルス変動が累積されない効果がある。

その結果、本発明によれば信号の識別、再生および中継
を正確に行なうことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る同期再生回路の構成を
示すブロック図、第２図は従来例に係る同期再生回路の
構成を示すブロック図、第３図は第２図の従来回路の作
用を説明する波形図、第４図は第１図の本発明回路の作
用を説明する波形図でおる。 １・・・識別再生部、１０・・・クロック抽出部、１１
・・・遅延線路。

Claims (1)

1. 【特許請求の範囲】 １、入力端子に与えられる入力信号からクロック信号を
   抽出するクロック抽出部と、このクロック抽出部からの
   クロック信号に同期して動作し前記入力信号を識別、再
   生する識別再生部とを備える同期再生回路において、 前記クロック抽出部は前記クロック信号を遅延させるた
   めの遅延手段を有することを特徴とする同期再生回路。 ２、前記クロック抽出部は、前記入力信号を微分するた
   めの微分回路と、この微分回路の出力により共振する共
   振回路とを少なくとも有し、前記遅延手段は前記微分回
   路の前段、後段又は前記遅延回路の後段に接続される特
   許請求の範囲第１項記載の同期再生回路。 ３、前記遅延手段による遅延時間が前記入力信号のパル
   ス幅より大である特許請求の範囲第１項記載の同期再生
   回路。