JPH0134414B2 - - Google Patents
Info
- Publication number
- JPH0134414B2 JPH0134414B2 JP57117991A JP11799182A JPH0134414B2 JP H0134414 B2 JPH0134414 B2 JP H0134414B2 JP 57117991 A JP57117991 A JP 57117991A JP 11799182 A JP11799182 A JP 11799182A JP H0134414 B2 JPH0134414 B2 JP H0134414B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- clock signal
- signal
- limiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000011069 regeneration method Methods 0.000 claims description 10
- 230000008929 regeneration Effects 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は時分割多元接続通信(以下TDMAと
称す)の信号のように無信号の状態が存在する通
信方式の場合、小規模な回路で高速同期安定動作
可能なクロツク再生方式に関する。
称す)の信号のように無信号の状態が存在する通
信方式の場合、小規模な回路で高速同期安定動作
可能なクロツク再生方式に関する。
(b) 従来技術と問題点
第1図は従来例のクロツク再生回路のブロツク
図、第2図は位相同期回路のブロツク図である。
図、第2図は位相同期回路のブロツク図である。
図中、1は非線形回路、2は波器、3はリミ
ツタ、4は位相検波器、5はループフイルタ、6
は電圧制御発振器を示す。
ツタ、4は位相検波器、5はループフイルタ、6
は電圧制御発振器を示す。
従来、クロツク再生回路としては高速同期、安
定動作、低価格の為に単同調リミツタ型といわれ
る第1図に示す如き回路が用いられている。第1
図の非線形回路1はデイジタル信号による変調波
からクロツク信号成分を抽出する為の回路であ
り、その方法は変調方式により異なるが、例えば
位相シフトキーイング(以下PSKと称す)変調
の場合には包絡線検波器等が用いられる。波回
路2は位相ずれを小さくするために、一般に単同
調回路が用いられる。リミツタ3は高利得を必要
とすること等により、一般的に電圧比較器が用い
られている。第1図で動作を説明すると、入力し
たデイジタル信号による変調波から非線形回路1
でクロツク信号成分を抽出し、波回路2にてク
ロツク信号成分以外を遮断し、リミツタ3に入力
して、例えば電圧比較器をリミツタとして使用し
ている場合は、入力した信号を0電圧の閾値電圧
と比較して一定の振幅の再生されたクロツク信号
を出力している。このようにして得られた再生さ
れたクロツク信号を基準にして各種の論理操作が
行なわれる。しかし、TDMAのように着信信号
がない状態が存在するような通信方式において
は、着信信号がなくなると波回路2は中心周波
数で自由振動をして、その振幅は段々減衰して0
に近づくが、この0に近づいた時、入力する雑音
によりリミツタ3の出力はパルス幅の異なつたク
ロツクを発生することがある。このため、以後に
続く論理回路が誤動作を起こす欠点があることが
知られている。この誤動作をさけるためには、従
来はリミツタ3の出力にさらに第2図に示す如き
公知の位相同期回路(いわゆるPLL)が用いら
れている。こうすることにより、通常はリミツタ
3の出力のクロツク信号に同期したクロツク信号
が電圧制御発振器6より出力され、入力信号がな
くなれば電圧制御発振器6の自走周波数のクロツ
ク信号が出力されることになり、クロツクのパル
ス幅も一定なものが出力される。しかし、この場
合は電圧制御発振器6が同期する迄に時間がかか
るし、又回路規模が大きくなる欠点を持つ。
定動作、低価格の為に単同調リミツタ型といわれ
る第1図に示す如き回路が用いられている。第1
図の非線形回路1はデイジタル信号による変調波
からクロツク信号成分を抽出する為の回路であ
り、その方法は変調方式により異なるが、例えば
位相シフトキーイング(以下PSKと称す)変調
の場合には包絡線検波器等が用いられる。波回
路2は位相ずれを小さくするために、一般に単同
調回路が用いられる。リミツタ3は高利得を必要
とすること等により、一般的に電圧比較器が用い
られている。第1図で動作を説明すると、入力し
たデイジタル信号による変調波から非線形回路1
でクロツク信号成分を抽出し、波回路2にてク
ロツク信号成分以外を遮断し、リミツタ3に入力
して、例えば電圧比較器をリミツタとして使用し
ている場合は、入力した信号を0電圧の閾値電圧
と比較して一定の振幅の再生されたクロツク信号
を出力している。このようにして得られた再生さ
れたクロツク信号を基準にして各種の論理操作が
行なわれる。しかし、TDMAのように着信信号
がない状態が存在するような通信方式において
は、着信信号がなくなると波回路2は中心周波
数で自由振動をして、その振幅は段々減衰して0
に近づくが、この0に近づいた時、入力する雑音
によりリミツタ3の出力はパルス幅の異なつたク
ロツクを発生することがある。このため、以後に
続く論理回路が誤動作を起こす欠点があることが
知られている。この誤動作をさけるためには、従
来はリミツタ3の出力にさらに第2図に示す如き
公知の位相同期回路(いわゆるPLL)が用いら
れている。こうすることにより、通常はリミツタ
3の出力のクロツク信号に同期したクロツク信号
が電圧制御発振器6より出力され、入力信号がな
くなれば電圧制御発振器6の自走周波数のクロツ
ク信号が出力されることになり、クロツクのパル
ス幅も一定なものが出力される。しかし、この場
合は電圧制御発振器6が同期する迄に時間がかか
るし、又回路規模が大きくなる欠点を持つ。
(c) 発明の目的
本発明の目的は上記の欠点をなくし、単同調リ
ミツタ型のクロツク再生回路の高速同期、安定動
作、低価格の特徴をそこなわず、小規模な回路で
入力信号が無信号になつた場合でも、パルス幅の
一定なクロツク信号を出力できるクロツク再生方
式の提供にある。
ミツタ型のクロツク再生回路の高速同期、安定動
作、低価格の特徴をそこなわず、小規模な回路で
入力信号が無信号になつた場合でも、パルス幅の
一定なクロツク信号を出力できるクロツク再生方
式の提供にある。
(d) 発明の構成
本発明は上記の目的を達成するために、デイジ
タル信号による変調波からクロツク信号成分を抽
出する非線形回路と、非線形回路の出力を入力し
てクロツク信号成分以外を遮断して出力する濾波
回路と、濾波回路の出力を入力してクロツク信号
を再生するリミツタとを有するクロツク再生回路
において、非線形回路と濾波回路との間に設けら
れ、非線形回路の出力と減衰器の出力との加算を
行う加算回路と、リミツタの出力と加算回路の入
力との間に設けられ、リミツタの出力を入力して
所定の減衰を与えて出力する減衰器とを付加し、
入力が無信号時には減衰器、加算回路、濾波回路
及びリミツタとで構成されるループ回路を発振状
態とすることにより無信号時でもループ回路の自
走周波数のクロツク信号を出力することを特徴と
する。
タル信号による変調波からクロツク信号成分を抽
出する非線形回路と、非線形回路の出力を入力し
てクロツク信号成分以外を遮断して出力する濾波
回路と、濾波回路の出力を入力してクロツク信号
を再生するリミツタとを有するクロツク再生回路
において、非線形回路と濾波回路との間に設けら
れ、非線形回路の出力と減衰器の出力との加算を
行う加算回路と、リミツタの出力と加算回路の入
力との間に設けられ、リミツタの出力を入力して
所定の減衰を与えて出力する減衰器とを付加し、
入力が無信号時には減衰器、加算回路、濾波回路
及びリミツタとで構成されるループ回路を発振状
態とすることにより無信号時でもループ回路の自
走周波数のクロツク信号を出力することを特徴と
する。
(e) 発明の実施例
以下、本発明の一実施例につき図に従つて説明
する。第3図は本発明の実施例のクロツク再生回
路のブロツク図で、PSK変調波を入力する場合
の例である。
する。第3図は本発明の実施例のクロツク再生回
路のブロツク図で、PSK変調波を入力する場合
の例である。
図中、7は包絡線検波器、8は加算回路、9は
単同調回路、10は電圧比較器、11は減衰器を
示す。
単同調回路、10は電圧比較器、11は減衰器を
示す。
動作としては入力するPSK変調波のデイジタ
ル信号による包絡線信号を包絡線検波器7で求
め、この信号を加算器8を介して単同調回路9に
加え包絡線信号以外を遮断し高利得の電圧比較器
10にて、この包絡線信号と閾値電圧の0レベル
とを比較し、±“1”レベルのクロツク信号を出
力させることでクロツク信号を再生する。この場
合、電圧比較器10の出力を減衰器11を介して
加算器8に正帰還になるように加えている。この
正帰還量は、無信号時単同調回路9、電圧比較器
10、減衰器11、加算器8よりなるループ回路
が発振を持続する程度に減衰器11を調整してお
く。この正帰還量は電圧比較器10が高利得であ
るので包絡線検波器7を介して加算器8に入力す
る包絡線信号に比して非常に小さい。従つて加算
器8にて加算された信号は包絡線検波器7を介し
て入力する信号にほぼ等しく、上記説明の動作に
は影響を及ぼさない。尚、無信号時には単同調回
路9の自由振動周波数(入力PSK変調波のクロ
ツクの周波数に等しい)で定まる上記ループ回路
の自走周波数でループ回路は発振を持続する。従
つて、この周波数のクロツク信号が出力される。
従つて、クロツク信号のパルス幅も変らず、以後
に続く論理回路が誤動作を起こすことはない。こ
の第3図の回路は第1図の回路と比較すると、加
算器8と減衰器11が増加したのみであり、減衰
器11は少数の抵抗の組合せで構成出来るし、第
1図と第2図の回路を用いた従来の回路に比し小
規模な回路構成になると共に、単同調リミツタ型
クロツク発生回路の高速同期、安定動作、低価格
の特徴を持つている。
ル信号による包絡線信号を包絡線検波器7で求
め、この信号を加算器8を介して単同調回路9に
加え包絡線信号以外を遮断し高利得の電圧比較器
10にて、この包絡線信号と閾値電圧の0レベル
とを比較し、±“1”レベルのクロツク信号を出
力させることでクロツク信号を再生する。この場
合、電圧比較器10の出力を減衰器11を介して
加算器8に正帰還になるように加えている。この
正帰還量は、無信号時単同調回路9、電圧比較器
10、減衰器11、加算器8よりなるループ回路
が発振を持続する程度に減衰器11を調整してお
く。この正帰還量は電圧比較器10が高利得であ
るので包絡線検波器7を介して加算器8に入力す
る包絡線信号に比して非常に小さい。従つて加算
器8にて加算された信号は包絡線検波器7を介し
て入力する信号にほぼ等しく、上記説明の動作に
は影響を及ぼさない。尚、無信号時には単同調回
路9の自由振動周波数(入力PSK変調波のクロ
ツクの周波数に等しい)で定まる上記ループ回路
の自走周波数でループ回路は発振を持続する。従
つて、この周波数のクロツク信号が出力される。
従つて、クロツク信号のパルス幅も変らず、以後
に続く論理回路が誤動作を起こすことはない。こ
の第3図の回路は第1図の回路と比較すると、加
算器8と減衰器11が増加したのみであり、減衰
器11は少数の抵抗の組合せで構成出来るし、第
1図と第2図の回路を用いた従来の回路に比し小
規模な回路構成になると共に、単同調リミツタ型
クロツク発生回路の高速同期、安定動作、低価格
の特徴を持つている。
(f) 発明の効果
以上詳細に説明せる如く本発明によれば、入力
が無信号でもクロツク信号を出力するので後に続
く論理回路の誤動作がなくなるし、又、従来無信
号時にクロツク信号を出力するためには、位相同
期回路を追加していたが、本発明によればわずか
の部品の追加で済むので回路規模は小規模でよ
く、低価格にもなるし、又高速同期も可能になる
効果がある。
が無信号でもクロツク信号を出力するので後に続
く論理回路の誤動作がなくなるし、又、従来無信
号時にクロツク信号を出力するためには、位相同
期回路を追加していたが、本発明によればわずか
の部品の追加で済むので回路規模は小規模でよ
く、低価格にもなるし、又高速同期も可能になる
効果がある。
第1図は従来例のクロツク再生回路のブロツク
図、第2図は位相同期回路のブロツク図、第3図
は本発明の実施例のクロツク再生回路のブロツク
図である。 図中、1は非線形回路、2は波回路、3はリ
ミツタ、4は位相検波器、5はループフイルタ、
6は電圧制御発振器、7は包絡線検波器、8は加
算回路、9は単同調回路、10は電圧比較器、1
1は減衰器を示す。
図、第2図は位相同期回路のブロツク図、第3図
は本発明の実施例のクロツク再生回路のブロツク
図である。 図中、1は非線形回路、2は波回路、3はリ
ミツタ、4は位相検波器、5はループフイルタ、
6は電圧制御発振器、7は包絡線検波器、8は加
算回路、9は単同調回路、10は電圧比較器、1
1は減衰器を示す。
Claims (1)
- 【特許請求の範囲】 1 デイジタル信号による変調波からクロツク信
号成分を抽出する非線形回路1と、該非線形回路
の出力を入力して該クロツク信号成分以外を遮断
して出力する濾波回路2と、該濾波回路の出力を
入力してクロツク信号を再生するリミツタ3とを
有するクロツク再生回路において、 該非線形回路と該濾波回路との間に設けられ、
該非線形回路の出力と減衰器11の出力との加算
を行う加算回路8と、該リミツタの出力と該加算
回路の入力との間に設けられ、該リミツタの出力
を入力して所定の減衰を与えて出力する減衰器1
1とを付加し、入力が無信号時には該減衰器、該
加算回路、該濾波回路及び該リミツタとで構成さ
れるループ回路を発振状態とすることにより、無
信号時でも該ループ回路の自走周波数のクロツク
信号を出力することを特徴とするクロツク再生方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57117991A JPS5910049A (ja) | 1982-07-07 | 1982-07-07 | クロツク再生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57117991A JPS5910049A (ja) | 1982-07-07 | 1982-07-07 | クロツク再生方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5910049A JPS5910049A (ja) | 1984-01-19 |
JPH0134414B2 true JPH0134414B2 (ja) | 1989-07-19 |
Family
ID=14725318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57117991A Granted JPS5910049A (ja) | 1982-07-07 | 1982-07-07 | クロツク再生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5910049A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0706232A2 (en) | 1994-10-04 | 1996-04-10 | Seiko Epson Corporation | Portable radio apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55112059A (en) * | 1979-02-22 | 1980-08-29 | Nec Corp | Clock extracting circuit |
-
1982
- 1982-07-07 JP JP57117991A patent/JPS5910049A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55112059A (en) * | 1979-02-22 | 1980-08-29 | Nec Corp | Clock extracting circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0706232A2 (en) | 1994-10-04 | 1996-04-10 | Seiko Epson Corporation | Portable radio apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPS5910049A (ja) | 1984-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2001286987B2 (en) | Digital-data receiver synchronization method and apparatus | |
US5276712A (en) | Method and apparatus for clock recovery in digital communication systems | |
US5036298A (en) | Clock recovery circuit without jitter peaking | |
GB1494225A (en) | Pulse regenerator and clock extraction system | |
JPS6348471B2 (ja) | ||
US4023115A (en) | Means for controlling the phase or frequency output of an oscillator in a loop circuit | |
JPH0134414B2 (ja) | ||
US3057959A (en) | Timing wave generator | |
US3806822A (en) | Phase locked loop employing gated alternating current injection for fast synchronization | |
US6549598B1 (en) | Clock signal extraction circuit | |
JPH0379888B2 (ja) | ||
JPS61255146A (ja) | 干渉波抽出回路 | |
JP2643766B2 (ja) | Pll回路 | |
JPS609204A (ja) | テレビジヨン信号の検波回路 | |
JPH09214332A (ja) | Pll回路 | |
SU1525930A1 (ru) | Устройство дл приема относительного биимпульсного сигнала | |
KR100310296B1 (ko) | 제로비복귀디지털데이터전송에서의클럭/데이터재생장치 | |
JP3318899B2 (ja) | クロツク抽出回路 | |
JPH0151104B2 (ja) | ||
JP3274203B2 (ja) | Msk復調器のクロック再生回路 | |
JP2006254448A (ja) | マルチループ電圧制御発振器を創出するための方法及び装置 | |
Leonowich | The Design and Analysis of a 50 Mb/s Phase-Locked-Loop Ti1ning Recovery Circuit | |
JPH0130337B2 (ja) | ||
JPH0724371B2 (ja) | 位相同期復調器 | |
KR940010578A (ko) | 디지탈 전송 데이타에서의 클럭 복원 시스템 |