KR940010578A - 디지탈 전송 데이타에서의 클럭 복원 시스템 - Google Patents

디지탈 전송 데이타에서의 클럭 복원 시스템 Download PDF

Info

Publication number
KR940010578A
KR940010578A KR1019920020091A KR920020091A KR940010578A KR 940010578 A KR940010578 A KR 940010578A KR 1019920020091 A KR1019920020091 A KR 1019920020091A KR 920020091 A KR920020091 A KR 920020091A KR 940010578 A KR940010578 A KR 940010578A
Authority
KR
South Korea
Prior art keywords
output
signal
data
controlled oscillator
low pass
Prior art date
Application number
KR1019920020091A
Other languages
English (en)
Inventor
오택상
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019920020091A priority Critical patent/KR940010578A/ko
Publication of KR940010578A publication Critical patent/KR940010578A/ko

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지탈 신호를 전송하는 시스템이나 기록/재생하는 시스템에서 안정된 클럭을 복원하는 기술에 관한 것으로, 디지탈 데이타 전송 장치나 기록 재생 장치에서 PLL을 이용하여 클럭신호를 생성하게 되는데, PLL의 입력신호는 수신 또는 재생신호를 파형 등화한 후, 2진 데이타로 만들어진 것을 사용하게 되는데, 등화기를 포함한 전체 시스템의 전달 특성 이 Nyauist 조건을 정확히 만족시키지 못하기 때문에 인접한 데이타에 의해 상호 간섭이 발생하고, 채널을 통해서 발생하는 잡음에 의하여 만들어진 2진 데이타가 지터(Jitter)를 갖게 된다.
따라서 본 시스템에서는 클럭 복원시 한개의 PLL을 사용하는 방식과는 달리 두개의 PLL(130),(140)을 이용하여 제1도에서와 같이 우선 클럭(f1)은 복원한 다음, 이를 후단의 PLL의 입력으로 공급하여 안정된 클럭(f2)를 복원할 수 있게한 것이다.

Description

디지탈 전송 데이타에서의 클럭 복원 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 클럭 복원 블록도,
제2도의 (가) 내지 (라)는 제1도 각부의 파형도,
제3도는 데이타 및 클럭 신호를 일치시키기 위한 블록도,
제4도는 본 발명 디지탈 전송 데이타에서의 클럭 복원 시스템에 대한 블록도,
제5도는 본 발명의 다른 실시 예시도.

Claims (2)

  1. 입력 데이타(U)를 소정시간 지연시켜 출력하는 지연기(110)와, 상기 입력 데이타(U)와 지연기(110)의 출력 데이타(Ud)를 배타적 오아링하여 출력하는 익스클루시브 오아게이트(120)와, 상기 익스클루시브 오아게이트(120)의 출력 신호와 전압조절 발진기(133)로부터 귀환되는 발진 신호(f1)의 위상은 비교하여 그 차에 따른 크기의 신호를 출력하는 위상 비교기(131)와, 상기 위상 비교기(131)의 출력신호를 저역 필터링하는 저역필터(132)와, 상기 저역필터(132)의 출력 레벨에 따른 주파수의 클럭신호(f1)를 생성하는 전압조절 발진기(133)와, 전압조절 발진기(133)의 출력 발진신호(f1)와 전압조절 발진기(143)로부터 귀환되는 발진 신호(f2)의 위상을 비교하여 그 차에 따른 크기의 신호를 출력하는 위상 비교기(141)와, 상기 위상 비교기(141)의 출력신호를 저역 필터링하는 저역필터(142)와, 상기 저역필터(142)의 출력 레벨에 따른 주파수의 클럭신호(f2)를 생성하는 전압조절 발진기(143)와 상기 입력 데이타(U)를 소정시간 지연시키는 지연기(150)와 상기 전압조절 발진기(143)의 출력 클럭신호(f2)를 클럭신호로 하고 상기 지연기(150)의 출력 데이타를 입력데이타로 하여 데이타(DATA)를 복원해내는 D형 플립플롭(FF11)으로 구성한 것을 특징으로 하는 디지탈 전송 데이타에서의 클럭 복원 시스템.
  2. 입력 데이타(U)를 소정시간 지연시켜 출력하는 지연기(110)와, 상기 입력 데이타(U)좌 지연기(110)의 출력 데이타(Ud)를 배타적 오아링하여 출력하는 익스클루시브 오아 게이트(120)와, 상기 익스클루시브 오아게이트(120)의 출력 신호와 전압조절 발진기(133)로부터 귀환되는 발진 신호 (f1)의 위상을 비교하여 그 차에 따른 크기의 신호를 출력하는 위상 비교기(131)와, 상기 위상 비교기(131)의 출력신호를 저역 필터링하는 저역필터(132)와, 상기 저역필터(132)의 출력 레벨에 따른 주파수의 클럭신호(f1)를 생성하는 전압조절 발진기(133)와, 전압조절 발진기(133)의 출력 발진신호 (f1)와 전압조절 발진기(143)로부터 귀환되는 발진 신호(f2)의 위상을 비교하여 그 차에 따른 크기의 신호를 출력하는 위상 비교기(141)와, 상기 위상 비교기(141)의 출력신호를 저역 필터링하는 저역필터(142)와, 상기 저역필터(142)의 출력 레벨에 따른 주파수의 클럭 신호(f2)를 생성하는 전압조절 발진기(143)와, 상기 입력 데이타(U)를 소정시간 지연시키는 지연기(160)와, 상기 전압조절 발진기(133)의 출력 클럭신호(f1)를 클럭신호로 하고 상기 지연기(160)의 출력 데이타를 입력데이타로 하여 데이타를 생성하는 D형 플립플롭(FF12)과, 상기 플립플롭(FF12)의 출력데이타를 소정시간 지연시키는 지연기(150)와, 상기 전압조절 발진기(143)의 출력 클럭 신호(f2)를 클럭 신호로 하고 상기 지연기(150)의 출력 데이타를 입력데이타로 하여 데이타(DATA)를 복원해 내는 D형 플립플롭(FF11)으로 구성한 것을 특징으로 하는 디지탈 전송 데이타에서의 클럭 복원 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920020091A 1992-10-29 1992-10-29 디지탈 전송 데이타에서의 클럭 복원 시스템 KR940010578A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920020091A KR940010578A (ko) 1992-10-29 1992-10-29 디지탈 전송 데이타에서의 클럭 복원 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920020091A KR940010578A (ko) 1992-10-29 1992-10-29 디지탈 전송 데이타에서의 클럭 복원 시스템

Publications (1)

Publication Number Publication Date
KR940010578A true KR940010578A (ko) 1994-05-26

Family

ID=67210184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020091A KR940010578A (ko) 1992-10-29 1992-10-29 디지탈 전송 데이타에서의 클럭 복원 시스템

Country Status (1)

Country Link
KR (1) KR940010578A (ko)

Similar Documents

Publication Publication Date Title
US5012494A (en) Method and apparatus for clock recovery and data retiming for random NRZ data
KR100234551B1 (ko) 초고주파 클럭 및 데이타 복구 회로를 위한 위상검파기
US5592125A (en) Modified bang-bang phase detector with ternary output
JP3084151B2 (ja) 情報処理システム
JPH04142812A (ja) 位相同期回路
CA2131104C (en) Signal processing device having pll circuits
US4831338A (en) Synchronizing clock signal generator
EP0880824B1 (en) Phase noise reduction circuits
US4686482A (en) Clock signal arrangement for regenerating a clock signal
US4752942A (en) Method and circuitry for extracting clock signal from received biphase modulated signal
EP1006660B1 (en) Clock reproduction and identification apparatus
KR940027385A (ko) 비트 클럭 재생장치
KR940010578A (ko) 디지탈 전송 데이타에서의 클럭 복원 시스템
KR860001258B1 (ko) 클럭 재생회로
JPH0434768A (ja) クロツク抽出回路
JP2697371B2 (ja) スタッフ多重通信受信回路
KR100272576B1 (ko) 클럭복원을위한위상비교장치
KR100198668B1 (ko) 디지탈 데이타 복원장치
KR980011294A (ko) 디지탈 데이타 복원장치
KR100226825B1 (ko) 데이터 복원장치
JPH01155571A (ja) クロック発生回路
JPH037301B2 (ko)
JPH06343040A (ja) Pll回路
JPH0211048B2 (ko)
KR980012956A (ko) 디지탈 데이타 복원장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application