JPS63133245A - 故障検出回路 - Google Patents
故障検出回路Info
- Publication number
- JPS63133245A JPS63133245A JP61280501A JP28050186A JPS63133245A JP S63133245 A JPS63133245 A JP S63133245A JP 61280501 A JP61280501 A JP 61280501A JP 28050186 A JP28050186 A JP 28050186A JP S63133245 A JPS63133245 A JP S63133245A
- Authority
- JP
- Japan
- Prior art keywords
- read data
- output
- signal line
- memory array
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000007689 inspection Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は論理回路の故障検出に関し、特にメモり装置に
おける読出しデータ検査回路の故障検出に関する。
おける読出しデータ検査回路の故障検出に関する。
（従来の技術）
メイリ装置においては、検査ビットをデータに付加して
記憶させることにより、読出し時に該当データを検査し
て記憶誤りを検出している。この場合、読出しデータ検
査回路は非常に重要な役割をもっている。
記憶させることにより、読出し時に該当データを検査し
て記憶誤りを検出している。この場合、読出しデータ検
査回路は非常に重要な役割をもっている。
従来、この読出しデータ検査回路自身の故障を検出する
ためには、読出しデータ検査回路を二重に備えて両方の
出力を比較し、異なった出力があった場合には故障であ
ると認識する構成になっていた。
ためには、読出しデータ検査回路を二重に備えて両方の
出力を比較し、異なった出力があった場合には故障であ
ると認識する構成になっていた。
（発明が解決しようとする問題点）
上述した従来の故障検出回路では、読出しデータ検査回
路を二重に備える必要がある。しかし、読出しデータ検
査回路は一般的に多数の排他的論理和回路を必要とする
ため、二重化によりハードウェア量が大幅に増大すると
いう欠点がある。
路を二重に備える必要がある。しかし、読出しデータ検
査回路は一般的に多数の排他的論理和回路を必要とする
ため、二重化によりハードウェア量が大幅に増大すると
いう欠点がある。
本発明の目的は、メモリアレイの読出しデータ信号線を
スリーステート出力で構成し、そのメモリアレイの読出
しデータ信号線がノ・イインピーダンス状態のときに抵
抗素子群で読出しデータ値を誤ったデータ値に設定して
おき、メモリアレイの出力がデータ出力時か、あるいは
ハイインピーダンスかの別を示して読出しデータの検査
を行うことにより上記欠点を除去し、ハードフェア量の
増大することがないように構成した故障検出回路を提供
することにある。
スリーステート出力で構成し、そのメモリアレイの読出
しデータ信号線がノ・イインピーダンス状態のときに抵
抗素子群で読出しデータ値を誤ったデータ値に設定して
おき、メモリアレイの出力がデータ出力時か、あるいは
ハイインピーダンスかの別を示して読出しデータの検査
を行うことにより上記欠点を除去し、ハードフェア量の
増大することがないように構成した故障検出回路を提供
することにある。
（問題点を解決するための手段）
本発明による故障検出回路は、誤り検査ビットを付加す
ることによりメモリ素子上に格納されたデータの誤りを
検出することができるメモリ装置の故障検出回路であっ
て、メモリアレイと、抵抗素子群と、続出データ検査回
路と、タイミング発生回路とを具備して構成したもので
ある。
ることによりメモリ素子上に格納されたデータの誤りを
検出することができるメモリ装置の故障検出回路であっ
て、メモリアレイと、抵抗素子群と、続出データ検査回
路と、タイミング発生回路とを具備して構成したもので
ある。
メモリアレイは、メモリ素子をアレイ状に配列し、且つ
、読出しデータ信号線がスリーステート出力に構成され
たものである。
、読出しデータ信号線がスリーステート出力に構成され
たものである。
抵抗素子群は、メモリアレイの読出しデータ信号線がハ
イインピーダンスステートのときに読出しデータを誤っ
たデータ値に設定するためのものである。
イインピーダンスステートのときに読出しデータを誤っ
たデータ値に設定するためのものである。
読出しデータ検査回路は、読出しデータを検査するため
のものである。
のものである。
タイミング発生回路は、メモリアレイの出力がデータ出
力時か、あるいはハイインピーダンスステートかの別を
示すためのものである。
力時か、あるいはハイインピーダンスステートかの別を
示すためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による故障検出回路の一実施例を示す
ブロック図である。第１図において、ｌは読出しデータ
信号線がスリーステート出力であるメモリアレイ、２は
メモリアレイ１の読出しデータ信号線がハイインピーダ
ンス時に該当出力を誤りデータ値に設定するための抵抗
素子群、３は読出しデータ検出回路、４はタイミング発
生回路である。
ブロック図である。第１図において、ｌは読出しデータ
信号線がスリーステート出力であるメモリアレイ、２は
メモリアレイ１の読出しデータ信号線がハイインピーダ
ンス時に該当出力を誤りデータ値に設定するための抵抗
素子群、３は読出しデータ検出回路、４はタイミング発
生回路である。
第２図は、第１図に示す故障検出回路の動作を示すタイ
ミングチャートである。
ミングチャートである。
第１図および第２図において、メモリアレイ１には検査
ビットを付加したデータが書込まれてあり、タイミング
発生回路４から信号線２０を介して送られてくる読出し
指示が％ｌＩ′のときに読出し動作が行われ、読出し指
示が％Ｏｆのときに読出しは行われず、出力がハイイン
ピーダンスステートとなる。このとき、読出しデータ信
号線１１には誤りデータ値になるように設定された抵抗
素子群２が接続されているため、メモリアレイ１の読出
しデータ出力信号線がハイインピーダンスのとき、すな
わち、読出し指示が％ＱＩのときには、必ず誤りデータ
となる。読出しデータ検査回路３は常時、読出しデータ
信号線１１を監視しており、データ誤シがあるときには
％ＩＩを信号線２１に出力し、データ誤りがないときに
は％Ｏｒを信号線２１へ出力して、読出しデータの検査
結果を報告する。信号線１２上の読出しデータ誤り信号
は信号線２１上の信号と、信号線２２上のデータ出力中
指示信号との論理積である。データ出力中指示信号は、
タイミング発生回路４から送られてくる読出しデータが
確定している期間を示す。上の論理積はメモリアレイｌ
からの読出し動作中で、且つ、読出しデータに誤りがあ
るときを表わし、このときには上の論理積は１１＃にな
る。
ビットを付加したデータが書込まれてあり、タイミング
発生回路４から信号線２０を介して送られてくる読出し
指示が％ｌＩ′のときに読出し動作が行われ、読出し指
示が％Ｏｆのときに読出しは行われず、出力がハイイン
ピーダンスステートとなる。このとき、読出しデータ信
号線１１には誤りデータ値になるように設定された抵抗
素子群２が接続されているため、メモリアレイ１の読出
しデータ出力信号線がハイインピーダンスのとき、すな
わち、読出し指示が％ＱＩのときには、必ず誤りデータ
となる。読出しデータ検査回路３は常時、読出しデータ
信号線１１を監視しており、データ誤シがあるときには
％ＩＩを信号線２１に出力し、データ誤りがないときに
は％Ｏｒを信号線２１へ出力して、読出しデータの検査
結果を報告する。信号線１２上の読出しデータ誤り信号
は信号線２１上の信号と、信号線２２上のデータ出力中
指示信号との論理積である。データ出力中指示信号は、
タイミング発生回路４から送られてくる読出しデータが
確定している期間を示す。上の論理積はメモリアレイｌ
からの読出し動作中で、且つ、読出しデータに誤りがあ
るときを表わし、このときには上の論理積は１１＃にな
る。
信号線１３上の検査歴故障信号は信号線２１上の反転信
号と、信号線２３上のハイインピーダンス指示信号との
論理積である。ハイインピーダンス指示信号は、タイミ
ング発生回路４から送られてくるメモリアレイｌの出力
がハイインピーダンスステートに確定している期間を示
す。メモリアレイ１の出力がハイインピーダンス、すな
わち続出しデータ信号線ｌｌ上に誤りデータがあり、且
つ、信号線２１上の信号が１０Ｆのとき、すなわち読出
しデータ検査回路３が故障して誤りデータを正常なデー
タとみなしてしまったときに上の論理積は％１Ｆとなる
。
号と、信号線２３上のハイインピーダンス指示信号との
論理積である。ハイインピーダンス指示信号は、タイミ
ング発生回路４から送られてくるメモリアレイｌの出力
がハイインピーダンスステートに確定している期間を示
す。メモリアレイ１の出力がハイインピーダンス、すな
わち続出しデータ信号線ｌｌ上に誤りデータがあり、且
つ、信号線２１上の信号が１０Ｆのとき、すなわち読出
しデータ検査回路３が故障して誤りデータを正常なデー
タとみなしてしまったときに上の論理積は％１Ｆとなる
。
（発明の効果）
以上説明したように本発明は、メモリアレイの読出しデ
ータ信号線をスリーステート出力に構成し、そのメモリ
アレイの読出しデータ信号線がノ翫イインピーダンスの
ときには抵抗素子群で読出しデータ値を誤ったデータ値
に設定しておき、メモリアレイの出力がデータ出力時か
、あるいはノ・イインピーダンス時かの別を示して読出
しデータの検査を行うことにより、ノ・−ドウエアの増
加をほとんど必要とせず、メモリアレイからの読出しデ
ータの検査に加えて、読出しデータ検査回路の故障検出
が容易にできるという効果がある。
ータ信号線をスリーステート出力に構成し、そのメモリ
アレイの読出しデータ信号線がノ翫イインピーダンスの
ときには抵抗素子群で読出しデータ値を誤ったデータ値
に設定しておき、メモリアレイの出力がデータ出力時か
、あるいはノ・イインピーダンス時かの別を示して読出
しデータの検査を行うことにより、ノ・−ドウエアの増
加をほとんど必要とせず、メモリアレイからの読出しデ
ータの検査に加えて、読出しデータ検査回路の故障検出
が容易にできるという効果がある。
第１図は、本発明による故障検出回路の一実施例を示す
ブロック図である。 第２図は、第１図の動作を示すタイミングチャートであ
る。 １・・・メモリアレイ ２・・・抵抗素子群 ３・・・読出しデータ検査回路 ４・−９タイミング発生回路
ブロック図である。 第２図は、第１図の動作を示すタイミングチャートであ
る。 １・・・メモリアレイ ２・・・抵抗素子群 ３・・・読出しデータ検査回路 ４・−９タイミング発生回路
Claims (1)
- 誤り検査ビットを付加することによりメモリ素子上に格
納されたデータの誤りを検出することができるメモリ装
置の故障検出回路であって、前記メモリ素子をアレイ状
に配列し、且つ、読出しデータ信号線がスリーステート
出力であるメモリアレイと、前記メモリアレイの読出し
データ信号線がハイインピーダンスステートのときに読
出しデータを誤ったデータ値に設定するための抵抗素子
群と、前記読出しデータを検査するための読出しデータ
検査回路と、前記メモリアレイの出力がデータ出力時か
、あるいはハイインピーダンスステートかの別を示すた
めのタイミング発生回路とを具備して構成したことを特
徴とする故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61280501A JPS63133245A (ja) | 1986-11-25 | 1986-11-25 | 故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61280501A JPS63133245A (ja) | 1986-11-25 | 1986-11-25 | 故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133245A true JPS63133245A (ja) | 1988-06-06 |
Family
ID=17625966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61280501A Pending JPS63133245A (ja) | 1986-11-25 | 1986-11-25 | 故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133245A (ja) |
-
1986
- 1986-11-25 JP JP61280501A patent/JPS63133245A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6357018B1 (en) | Method and apparatus for determining continuity and integrity of a RAMBUS channel in a computer system | |
| US5761213A (en) | Method and apparatus to determine erroneous value in memory cells using data compression | |
| US4926426A (en) | Error correction check during write cycles | |
| SE447771B (sv) | Krets for detektering av minnesskrivfel | |
| KR20150144715A (ko) | 저장 데이터 값의 에러 검출 | |
| US5659549A (en) | Memory test system having a pattern generator for a multi-bit test | |
| JPS63200249A (ja) | 情報処理装置 | |
| KR20150144714A (ko) | 저장 데이터 값의 에러 검출 | |
| JP2012008620A (ja) | エラー訂正試験方法 | |
| JPS63133245A (ja) | 故障検出回路 | |
| JPS62299000A (ja) | 半導体メモリ | |
| JPH04119434A (ja) | パリティ・エラー検出装置 | |
| JPH0331953A (ja) | 情報処理装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JP2551601B2 (ja) | メモリチェック回路 | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| CN117711475A (zh) | 存储单元的故障检测电路及方法、功能芯片 | |
| JPS61226853A (ja) | 半導体メモリにおける誤り検出訂正機能テスト回路 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH05127933A (ja) | 故障検出回路 | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPH0466880A (ja) | 障害処理装置 | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 | |
| JPS6276091A (ja) | フア−ストイン・フア−ストアウト・メモリの制御装置 | |
| JPS6373437A (ja) | パリテイ回路検査方式 |