JPS63132546A - フレ−ムフオ−マツトデ−タ抽出回路 - Google Patents
フレ−ムフオ−マツトデ−タ抽出回路Info
- Publication number
- JPS63132546A JPS63132546A JP27882586A JP27882586A JPS63132546A JP S63132546 A JPS63132546 A JP S63132546A JP 27882586 A JP27882586 A JP 27882586A JP 27882586 A JP27882586 A JP 27882586A JP S63132546 A JPS63132546 A JP S63132546A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- bit
- format
- frame format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013075 data extraction Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送におけるフレームフォーマッ
トシリアルデータよりデータ種別対応にデータを抽出す
る回路に係り、特に任意フォーマットからのデータ抽出
に好適とされたフレームフォーマットデータ抽出回路に
関するものである。
トシリアルデータよりデータ種別対応にデータを抽出す
る回路に係り、特に任意フォーマットからのデータ抽出
に好適とされたフレームフォーマットデータ抽出回路に
関するものである。
これまでにあっては1例えば1フレームnビツトからな
る受信シリアルデータを単にnビットシフトレジスタに
より1フレ一ム分パラレル変換する度に受信終了フラグ
を発生させる一方、パラレル変換されたデータはデータ
種別対応に設けられたフリップフロップにパラレルに転
送記憶されるようになっている、なお、この種の回路に
ついての公知文献としては、例えば「改訂コンピュータ
・データ通信技術J (CQ出版株式会社発行(昭和
60年9月1日(改訂4版)))の第5頁において論じ
られている。
る受信シリアルデータを単にnビットシフトレジスタに
より1フレ一ム分パラレル変換する度に受信終了フラグ
を発生させる一方、パラレル変換されたデータはデータ
種別対応に設けられたフリップフロップにパラレルに転
送記憶されるようになっている、なお、この種の回路に
ついての公知文献としては、例えば「改訂コンピュータ
・データ通信技術J (CQ出版株式会社発行(昭和
60年9月1日(改訂4版)))の第5頁において論じ
られている。
しかしながら、上記従来技術においては特定のフレーム
フォーマットのデータに対しては有効であるも、フレー
ムフォーマットが異なる場合はそのフォーマットのデー
タに対処し得ないものとなっている。フレームフォーマ
ットが異なれば、一般的にはデータ種別対応のデータは
フレーム上でのその位置とビット数もまた異なることに
なるからである。
フォーマットのデータに対しては有効であるも、フレー
ムフォーマットが異なる場合はそのフォーマットのデー
タに対処し得ないものとなっている。フレームフォーマ
ットが異なれば、一般的にはデータ種別対応のデータは
フレーム上でのその位置とビット数もまた異なることに
なるからである。
本発明の目的は、フレームフォーマットが異なる場合で
あっても、データをデータ種別対応に抽出し得るフレー
ムフォーマットデータ抽出回路を供するにある。
あっても、データをデータ種別対応に抽出し得るフレー
ムフォーマットデータ抽出回路を供するにある。
上記目的は、各種フレームフォーマット各々におけるデ
ータのフレーム上でのデータ種別とその位置は予め知れ
ていることから、フレームフォーマット対応にこれら情
報をROMに格納しておき、受信されたシリアルデータ
の転送記憶先をビット単位に指定することで達成される
。
ータのフレーム上でのデータ種別とその位置は予め知れ
ていることから、フレームフォーマット対応にこれら情
報をROMに格納しておき、受信されたシリアルデータ
の転送記憶先をビット単位に指定することで達成される
。
データ転送記憶先であるフリップフロップはデータ種別
対応に設けられているが、フレームフォーマットが異な
る場合でも同一種別のデータはそのデータ種別対応のフ
リップフロップに転送記憶せしめようというものである
。フレームフォーマット各々でのデータのフレーム上で
のデータ種別とその位置は予め知れていることから、そ
のデータ種別のデータが受信されている間はそのデータ
をそのデータ種別対応のフリップフロップに記憶せしめ
ればよいというものである。
対応に設けられているが、フレームフォーマットが異な
る場合でも同一種別のデータはそのデータ種別対応のフ
リップフロップに転送記憶せしめようというものである
。フレームフォーマット各々でのデータのフレーム上で
のデータ種別とその位置は予め知れていることから、そ
のデータ種別のデータが受信されている間はそのデータ
をそのデータ種別対応のフリップフロップに記憶せしめ
ればよいというものである。
以下、本発明を第1図、第2図により説明する。
第1図は本発明によるフレームフォーマットデータ抽出
回路の一例での構成を、また、第2図はその一例での動
作タイミングチャートを示したものである。
回路の一例での構成を、また、第2図はその一例での動
作タイミングチャートを示したものである。
第1図において、1は受信データA1中のフレーム検索
パターンビットから、フレーム先頭位置を示す受信同期
パルスA3を発生させるフレーム検出部、2は受信ビッ
トデータをビット同期クロックA2にもとづき計数する
ビットカウンタ部。
パターンビットから、フレーム先頭位置を示す受信同期
パルスA3を発生させるフレーム検出部、2は受信ビッ
トデータをビット同期クロックA2にもとづき計数する
ビットカウンタ部。
3は外部からのフレームフォーマット指定信号A7に従
い、各々の受信ビットデータが書き込まれるべきビット
対応Dフリップフロップを指定するデータおよび1フレ
ーム受信終了を示すデータを格納しておくフォーマット
ROM、4はフォーマットROM3からの出力データを
デコードすることによりビット対応Dフリップフロップ
を選択するデコーダ、8は選択されたDフリップフロッ
プにビット同期クロックA2を供給制御するアンドゲー
ト群、9は受信データA1よりフレーム検索パターンビ
ットを抽出する検索パターンビット抽出部、IOはデー
タビット抽出部、11は制御ビット抽出部、7は1フレ
一ム分のデータ抽出が終了したことを示す1フレーム受
信終了のフラグ発生部である。
い、各々の受信ビットデータが書き込まれるべきビット
対応Dフリップフロップを指定するデータおよび1フレ
ーム受信終了を示すデータを格納しておくフォーマット
ROM、4はフォーマットROM3からの出力データを
デコードすることによりビット対応Dフリップフロップ
を選択するデコーダ、8は選択されたDフリップフロッ
プにビット同期クロックA2を供給制御するアンドゲー
ト群、9は受信データA1よりフレーム検索パターンビ
ットを抽出する検索パターンビット抽出部、IOはデー
タビット抽出部、11は制御ビット抽出部、7は1フレ
一ム分のデータ抽出が終了したことを示す1フレーム受
信終了のフラグ発生部である。
さて、その動作を第2図を参照しつつ説明すれば先ずデ
ータ受信開始時においてはフレーム検出部1では受信デ
ータA1に含まれているフレーム検索パターンビットよ
りフレーム先頭を検出し、その位置を示す受信同期パル
スA3を発生させ。
ータ受信開始時においてはフレーム検出部1では受信デ
ータA1に含まれているフレーム検索パターンビットよ
りフレーム先頭を検出し、その位置を示す受信同期パル
スA3を発生させ。
ノアゲート5を介し、ビットカウンタ部2を初期設定す
る。ただし、この受信同期パルスA3は受信動作開始時
において一度だけ発生する。
る。ただし、この受信同期パルスA3は受信動作開始時
において一度だけ発生する。
この時点からビットカウンタ部2はビット同期クロック
A2により受信データの数をカウント開始し、フレーム
先頭ビットから順に、受信データ1ビツト単位に受信ビ
ットアドレスA4を割り当てるようになっている。フォ
ーマットROM3ではそのアドレスA4と外部からのフ
ォーマット指定信号A7により指定されるアドレスより
ROMデータA5を出力し、デコーダ4はそれをデコー
ドしてアンドゲート群8にイネーブル信号をゲート制御
信号として出力するものとなっている。各ビット対応D
フリップフロップに供給されるデータサンプリングクロ
ックはインバータ6を介されたビット同期クロックA2
とされるが、何れのDフリップフロップに供給されるか
はイネーブル信号と同期クロックA2との論理積による
ようになっている。これにより受信データが1ビット単
位にROMデータA5が指定するビット対応Dフリップ
フロップに割り付けされることで、フレームフォーマッ
トが異なる場合でもフレーム検索パターンビット、デー
タビット、制御データビットはそれぞれ検索パターンビ
ット抽出部9、データビット抽出部10.制御ビット抽
出部11にそれぞれ転送記憶されることになるものであ
る。
A2により受信データの数をカウント開始し、フレーム
先頭ビットから順に、受信データ1ビツト単位に受信ビ
ットアドレスA4を割り当てるようになっている。フォ
ーマットROM3ではそのアドレスA4と外部からのフ
ォーマット指定信号A7により指定されるアドレスより
ROMデータA5を出力し、デコーダ4はそれをデコー
ドしてアンドゲート群8にイネーブル信号をゲート制御
信号として出力するものとなっている。各ビット対応D
フリップフロップに供給されるデータサンプリングクロ
ックはインバータ6を介されたビット同期クロックA2
とされるが、何れのDフリップフロップに供給されるか
はイネーブル信号と同期クロックA2との論理積による
ようになっている。これにより受信データが1ビット単
位にROMデータA5が指定するビット対応Dフリップ
フロップに割り付けされることで、フレームフォーマッ
トが異なる場合でもフレーム検索パターンビット、デー
タビット、制御データビットはそれぞれ検索パターンビ
ット抽出部9、データビット抽出部10.制御ビット抽
出部11にそれぞれ転送記憶されることになるものであ
る。
以上のようにしてフレーム先頭ビットから順にデータの
抽出を行ない、フレーム最終ビット受信と同時にフレー
ムフォーマットROM3からはフラグ発生データへ6が
出力されることから、このデータA6によってノアゲー
ト5を介しビットカウンタ部2が初期設定されるととも
に、1フレーム受信終了のフラグ発生部7よりフラグ信
号を発生させた後は、次のフレームの受信動作に移って
上記動作を繰り返すところとなるものである。
抽出を行ない、フレーム最終ビット受信と同時にフレー
ムフォーマットROM3からはフラグ発生データへ6が
出力されることから、このデータA6によってノアゲー
ト5を介しビットカウンタ部2が初期設定されるととも
に、1フレーム受信終了のフラグ発生部7よりフラグ信
号を発生させた後は、次のフレームの受信動作に移って
上記動作を繰り返すところとなるものである。
フォーマットROM3には数種類のフォーマットに従う
データがフォーマット対応エリアに予め書き込まれてい
るが、しかして、外部からのフォーマット指定信号A7
を切り換えることで、任意のフレームフォーマットのデ
ータをその種別毎に抽出し得るわけである。
データがフォーマット対応エリアに予め書き込まれてい
るが、しかして、外部からのフォーマット指定信号A7
を切り換えることで、任意のフレームフォーマットのデ
ータをその種別毎に抽出し得るわけである。
なお、フレーム各々の先頭にはフレーム検索パターンビ
ットが付されているが、最初のフレームに付されたもの
はパターンビット抽出部9には抽出されなく、第2番目
以降のフレームについてのものが抽出されるようになっ
ている。即ち、第N番目のフレームデータを受信する際
には第N+1番目のフレーム検索パターンビットが抽出
されるものである。処理装置ではそのビットパターンを
監視することによって、フレーム同期外れが生じている
か否かを知れるものである。
ットが付されているが、最初のフレームに付されたもの
はパターンビット抽出部9には抽出されなく、第2番目
以降のフレームについてのものが抽出されるようになっ
ている。即ち、第N番目のフレームデータを受信する際
には第N+1番目のフレーム検索パターンビットが抽出
されるものである。処理装置ではそのビットパターンを
監視することによって、フレーム同期外れが生じている
か否かを知れるものである。
以上説明したように本発明による場合は、フレームフォ
ーマットが異なる場合でも、データをデータ種別毎に抽
出し得るという効果がある。
ーマットが異なる場合でも、データをデータ種別毎に抽
出し得るという効果がある。
第1図は1本発明によるフレームフォーマットデータ抽
出回路の一例での構成を示す図、第2図は、その動作タ
イミングを説明するための図である。 1・・・フレーム検出部、2・・・ビットカウンタ部、
3・・・フォーマツ下ROM、4・・・デコーダ、8・
・・アンドゲート群、9・・・検索パターンビット抽出
部、10・・・データビット抽出部、11・・・制御ビ
ット抽出部。
出回路の一例での構成を示す図、第2図は、その動作タ
イミングを説明するための図である。 1・・・フレーム検出部、2・・・ビットカウンタ部、
3・・・フォーマツ下ROM、4・・・デコーダ、8・
・・アンドゲート群、9・・・検索パターンビット抽出
部、10・・・データビット抽出部、11・・・制御ビ
ット抽出部。
Claims (1)
- 1、フォーマット上でのデータ種別位置と該データ種別
のビット数がフレームフォーマット毎に異なるフレーム
フォーマットデータよりデータ種別対応にデータを抽出
するフレームフォーマットデータ抽出回路であって、受
信シリアルデータとしてのフレームフォーマットデータ
よりフレーム検索パターンを検出するフレーム検出部と
、フレーム検出時およびフレーム終了信号発生時初期化
され、且つ上記フレームフォーマットデータにビット同
期するクロックをカウントするビットカウンタ部と、該
カウンタ部からのカウント値と外部より設定されたフレ
ームフォーマット指定信号とにもとづきアクセスされ、
且つフレームフォーマット対応のデータ転送記憶先とフ
レーム終了信号発生用データが予め記憶されているRO
Mと、該ROMからのデータ転送記憶先をデコードする
デコーダと、該デコーダからのデコード出力にもとづい
て上記フォーマットデータをビット単位に順次記憶する
データ種別対応の複数のフリップフロップとからなる構
成を特徴とするフレームフォーマットデータ抽出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61278825A JPH0783351B2 (ja) | 1986-11-25 | 1986-11-25 | フレ−ムフオ−マツトデ−タ抽出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61278825A JPH0783351B2 (ja) | 1986-11-25 | 1986-11-25 | フレ−ムフオ−マツトデ−タ抽出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63132546A true JPS63132546A (ja) | 1988-06-04 |
JPH0783351B2 JPH0783351B2 (ja) | 1995-09-06 |
Family
ID=17602678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61278825A Expired - Fee Related JPH0783351B2 (ja) | 1986-11-25 | 1986-11-25 | フレ−ムフオ−マツトデ−タ抽出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0783351B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115378419A (zh) * | 2022-08-19 | 2022-11-22 | 北京中科格励微科技有限公司 | 一种熔丝修调的控制电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759735A (en) * | 1980-09-30 | 1982-04-10 | Hashimoto Forming Co Ltd | Method of molding article |
JPS58151143A (ja) * | 1982-03-03 | 1983-09-08 | Fujitsu Ltd | 多重信号分離回路 |
JPS58213541A (ja) * | 1982-06-05 | 1983-12-12 | Nec Corp | デ−タ分離回路 |
JPS59141843A (ja) * | 1983-02-01 | 1984-08-14 | Matsushita Electric Ind Co Ltd | 多重分離回路 |
JPS60236336A (ja) * | 1984-05-10 | 1985-11-25 | Canon Inc | フレ−ム信号処理装置 |
JPS6119250A (ja) * | 1984-07-05 | 1986-01-28 | Fujitsu Ltd | 回線切り替え制御方式 |
-
1986
- 1986-11-25 JP JP61278825A patent/JPH0783351B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759735A (en) * | 1980-09-30 | 1982-04-10 | Hashimoto Forming Co Ltd | Method of molding article |
JPS58151143A (ja) * | 1982-03-03 | 1983-09-08 | Fujitsu Ltd | 多重信号分離回路 |
JPS58213541A (ja) * | 1982-06-05 | 1983-12-12 | Nec Corp | デ−タ分離回路 |
JPS59141843A (ja) * | 1983-02-01 | 1984-08-14 | Matsushita Electric Ind Co Ltd | 多重分離回路 |
JPS60236336A (ja) * | 1984-05-10 | 1985-11-25 | Canon Inc | フレ−ム信号処理装置 |
JPS6119250A (ja) * | 1984-07-05 | 1986-01-28 | Fujitsu Ltd | 回線切り替え制御方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115378419A (zh) * | 2022-08-19 | 2022-11-22 | 北京中科格励微科技有限公司 | 一种熔丝修调的控制电路 |
CN115378419B (zh) * | 2022-08-19 | 2023-07-14 | 北京中科格励微科技有限公司 | 一种熔丝修调的控制电路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0783351B2 (ja) | 1995-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1353912A (en) | Binary image processor | |
KR19990018174A (ko) | 송수신 겸용의 레지스터를 갖는 직렬인터패이스장치 | |
TW391116B (en) | High-speed serial data communication system | |
US5138637A (en) | First-in-first-out buffer | |
KR870008446A (ko) | 2진 데이타 압축·신장 처리 장치 | |
US4139898A (en) | Microfilm searching reader | |
KR890006054A (ko) | 화상처리장치 | |
US3824551A (en) | Releasable buffer memory for data processor | |
JPS63132546A (ja) | フレ−ムフオ−マツトデ−タ抽出回路 | |
US6301264B1 (en) | Asynchronous data conversion circuit | |
JP2526502B2 (ja) | 遠隔計測デ―タ処理装置 | |
JPH1155231A (ja) | シリアルインタフェイス装置 | |
JP3156273B2 (ja) | ポインタ処理回路 | |
JPS6333350B2 (ja) | ||
KR940000924A (ko) | 디지탈 화상 처리시스템의 영역신호 생성방법 및 장치 | |
KR940003633B1 (ko) | 바코드 정보 인식 처리방법 | |
JPS61187034A (ja) | 文書出力装置 | |
JPS6083451A (ja) | 同期式デ−タバツフアリング方式 | |
SU1251181A1 (ru) | Буферное запоминающее устройство | |
JPS6327929A (ja) | 割込み制御回路 | |
JPS6124868B2 (ja) | ||
JP2728109B2 (ja) | データ指示信号発生回路 | |
SU641434A1 (ru) | Устройство дл программного сопр жени электронных вычислительных машин | |
JP2845768B2 (ja) | 時刻情報同期化装置 | |
JP3013011B2 (ja) | バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |