JPS6313199A - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JPS6313199A JPS6313199A JP61156464A JP15646486A JPS6313199A JP S6313199 A JPS6313199 A JP S6313199A JP 61156464 A JP61156464 A JP 61156464A JP 15646486 A JP15646486 A JP 15646486A JP S6313199 A JPS6313199 A JP S6313199A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- shift register
- clock signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシフトレジスタに関する。
従来、シフトレジスタにおいてシフト段数を変化させる
必要が生じた場合、セレクタにより必要な段数の出力信
号を選択するようになっていた。
必要が生じた場合、セレクタにより必要な段数の出力信
号を選択するようになっていた。
第２図はこの種のシフトレジスタの従来例を示すブロッ
ク図である。このシフトレジスタはフリップフロップ１
．２．４とセレクタ５により構成されており、フリップ
フロップ２０入力を選択するセレクタ５は制御信号によ
り７リツプフロツプ１の出力と７リツプフロツプ４の出
力を選択できるよう罠なっている。したがって、この場
合、出力データはフリップフロップ１−、フリップフロ
ップ２の２段の場合と７リツプフロツプ１→フリツプフ
ロツプ４→フリツプ７０ツブ２０３段の場合を選択でき
るよう尤なり曵いた。
ク図である。このシフトレジスタはフリップフロップ１
．２．４とセレクタ５により構成されており、フリップ
フロップ２０入力を選択するセレクタ５は制御信号によ
り７リツプフロツプ１の出力と７リツプフロツプ４の出
力を選択できるよう罠なっている。したがって、この場
合、出力データはフリップフロップ１−、フリップフロ
ップ２の２段の場合と７リツプフロツプ１→フリツプフ
ロツプ４→フリツプ７０ツブ２０３段の場合を選択でき
るよう尤なり曵いた。
上述したような従来のシフトレジスタは、シフト段数を
変えるためにセレクタを必要とするのでハードウェア量
が増大するという欠点がある。
変えるためにセレクタを必要とするのでハードウェア量
が増大するという欠点がある。
本発明のシフトレジスタは、制御信号により、クロック
信号に同期してデータを取り込む動作とクロック信号に
無関係に常にデータを取り込む動作とを選択できるフリ
ップフロップを有する。
信号に同期してデータを取り込む動作とクロック信号に
無関係に常にデータを取り込む動作とを選択できるフリ
ップフロップを有する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のシフトレジスタの一実施例を示すブロ
ック図である。このシフトレジスタは、フリップフロッ
プ１，２と、制御信号によりクロック信号に同期してデ
ータを取り込む動作とクロック信号に無関係に常にデー
タを取り込む動作とを選択できる７リツプ７０ツブ３に
より構成されている。
ック図である。このシフトレジスタは、フリップフロッ
プ１，２と、制御信号によりクロック信号に同期してデ
ータを取り込む動作とクロック信号に無関係に常にデー
タを取り込む動作とを選択できる７リツプ７０ツブ３に
より構成されている。
制御信号九より７リツプフロツプ２がクロック信号に同
期してデータを取り込む動作をしている場合、すなわち
フリップフロップ１．２と同じ動作をしている場合、こ
のシフトレジスタは３段のシフトレジスタとして動作す
る。また、制御信号によりフリップ７０ツブ２がクロッ
ク信号と無関係に常圧データを取り込む動作をしている
場合はフリップフロップ２の出力は常にフリップフロッ
プ１の出力と同じである。したがって、論理的にはフリ
ップフロップ２は無いと見なせるのでこのシフトレジス
タは２段のシフトレジスタとして動作する。すなわち、
このシフトレジスタはシフト段数を２段あるいは３段に
選択でき第２図に示した従来例の回路と全く同一の動作
が可能である。
期してデータを取り込む動作をしている場合、すなわち
フリップフロップ１．２と同じ動作をしている場合、こ
のシフトレジスタは３段のシフトレジスタとして動作す
る。また、制御信号によりフリップ７０ツブ２がクロッ
ク信号と無関係に常圧データを取り込む動作をしている
場合はフリップフロップ２の出力は常にフリップフロッ
プ１の出力と同じである。したがって、論理的にはフリ
ップフロップ２は無いと見なせるのでこのシフトレジス
タは２段のシフトレジスタとして動作する。すなわち、
このシフトレジスタはシフト段数を２段あるいは３段に
選択でき第２図に示した従来例の回路と全く同一の動作
が可能である。
以上説明したよ５に本発明は、制御信号により、クロッ
ク信号に同期してデータを取り込む動作とクロック信号
に無関係に常にデータを取り込む動作とを選択できるフ
リップフロッグを用いることＫより、セレクタを用いる
ことなくシフト段ａを変化させることができるという効
果がある。
ク信号に同期してデータを取り込む動作とクロック信号
に無関係に常にデータを取り込む動作とを選択できるフ
リップフロッグを用いることＫより、セレクタを用いる
ことなくシフト段ａを変化させることができるという効
果がある。
第１図は本発明のシフトレジスタの一実施例を示すブロ
ック図、第２図は従来例のブロック図である。 １．２・・・・・・フリップフロッグ、３・・・・・・
・・・・・・制御信号を伴なうフリップフロップ。
ック図、第２図は従来例のブロック図である。 １．２・・・・・・フリップフロッグ、３・・・・・・
・・・・・・制御信号を伴なうフリップフロップ。
Claims (1)
- シフトレジスタにおいて、制御信号により、クロック
信号に同期してデータを取り込む動作とクロック信号に
無関係に常にデータを取り込む動作とを選択できるフリ
ップフロップを含むことを特徴とするシフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156464A JPS6313199A (ja) | 1986-07-02 | 1986-07-02 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156464A JPS6313199A (ja) | 1986-07-02 | 1986-07-02 | シフトレジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313199A true JPS6313199A (ja) | 1988-01-20 |
Family
ID=15628319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156464A Pending JPS6313199A (ja) | 1986-07-02 | 1986-07-02 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313199A (ja) |
-
1986
- 1986-07-02 JP JP61156464A patent/JPS6313199A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369672A (en) | Interface circuit capable of performing exact data transfer | |
| JPS6313199A (ja) | シフトレジスタ | |
| JPS62192097A (ja) | シフトレジスタ回路 | |
| JPH01114112A (ja) | 消費電力低減回路 | |
| KR970002073B1 (ko) | 파이프 라인 구조를 이용한 브이 엘 디 장치 | |
| KR910002120Y1 (ko) | D플립플롭과 버퍼 겸용회로 | |
| JPS61140216A (ja) | サンプリングクロツク供給監視回路 | |
| KR950022358A (ko) | 디지탈 전송시스템의 프레임 시프트 동기회로 | |
| JP2514961Y2 (ja) | シリアルデータラッチ回路 | |
| JPS6175380A (ja) | クロツク切換回路 | |
| KR100517968B1 (ko) | 영상신호 스케일러의 클럭 컨버터 | |
| JPH0432824Y2 (ja) | ||
| JPH0391829A (ja) | ビットデータ転送回路 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPH02201515A (ja) | イニシャルデータリセット制御回路 | |
| JPS60263530A (ja) | 直列デ−タ転送回路 | |
| JPH0758732A (ja) | ビットバッファ回路 | |
| JPH0383296A (ja) | シフト回路 | |
| JPS62104337A (ja) | フレ−ムパルスの検出回路 | |
| JPH0417565B2 (ja) | ||
| KR940023021A (ko) | 이중 클럭시스템의 클럭신호 선택장치 | |
| JPH1168725A (ja) | 同期化方法 | |
| JPS6370999A (ja) | 可変段数シフトレジスタ | |
| JPH02117206A (ja) | 半導体集積回路装置 | |
| JPH06203477A (ja) | 磁気ディスク装置 |