JPS63129398A - 表示情報生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、表示情報生成回路に係り、特に表示部で色別
表示するための表示情報を高速生成できる表示情報生成
回路に関する。

〈従来の技術〉 以下、従来の技術として例えば航空機に用いられる姿勢
表示器を取上げて図面を用いて説明する。

第９図は姿勢表示器の従来の表示情報生成回路のブロッ
ク構成図である。

”　第９図において、入力信＠（姿勢入力信号）ｉはシ
ンボル・ジェネレータ１の入力Ｉ／Ｆ　（インターフェ
イス）１ａに導かれる。この入力信＠ｌはグラフィック
・コントローラ１ｂとＲＧＢの画素・画像情報をメモリ
したフレームメモリ１ｃにより色別した表示情報（ＳＲ
、Ｓｏ　、　Ｓａ　）に生成され、出力１／Ｆｌ　ｄを
介して色別表示情報ＳＲｃｍ、　Ｓｏ　ｏｕｔ、　Ｓｓ
　ｏｕｔとして表示部２に出力する。

以下、この第９図の各部の動作を、第１０図乃至第１２
図の従来の技術の説明に供する図を用いて説明する。尚
、ここで第９図における表示部２の表示色は、例えば、
画像（文字・図形（目盛）等、以下同様）は白（Ｗ、即
ちＲ，Ｇ、Ｂの各画素が全てオンの場合）となっており
、上部部分背景色が緑（Ｇ）表示、下部部分背景色が赤
（Ｒ）となっている場合を示す。以下これについて説明
する。

表示部２は、例えば第１０図に示すように、１ドツトに
ＲＧＢの画素が存在して、このドツトが多数縦横に配列
した構成から成る。

第９図の表示部２の一部Ａに関し、例えば、グラフィッ
ク・コントローラ１ｂからのコントロール（描画機能）
信号に基づいてフレームメモリ１Ｃ内の画素・画像情報
は、高速で、例えば、Ｒメモリについては第１１図、第
１２図（Ａ＞のように画像部分のドツト位置をＯＮとす
ると共に、背景色が赤となる下部部分をＯＮに背景色が
緑となる上部部分をＯＦＦに書換えられ、Ｇメモリにつ
いては第１２図（Ｂ）のように画像部分のドツト位置と
背景色が緑となる上部部分をＯＮとすると共に背景色が
赤となる下部部分を０ＦＦｋ：＠換えられ、Ｂメモリに
ついては第１２図＜Ｃ＞のように画像部分のドツト位置
をＯＮとすると共に背景色が赤。

緑となる上、下部部分をＯＦＦに書換えられる。

この書換えられた各画素・画像情報が、出力■／１”ｌ
ｄから色別表示情報ＳＲｃｕｔ、　Ｓｏ　ａｎ、　Ｓａ
　ｏｕｔとして表示部２に出力され、上下移動及び回転
して例えば毎秒３０〜１００回のアップデートで色別表
示される。

〈発明が解決しようとする問題点〉 ところで、この従来の表示情報生成回路は、上記したよ
うに、グラフィック・コントローラ１ｂによりフレーム
メモリ１Ｃ内の画素・画像情報を高速に書換える必要が
あるため、特に、背景色の塗潰し処理（ペイント処理）
に大きな処理時間がかかり、表示部での表示速度が低下
するという問題があった。

本発明は、この従来の技術の問題点に鑑みてなされたち
のであって、背景色を発生するハードウェア回路を付加
することにより表示情報の高速化を達成した表示情報生
成回路を提供することを目的とする。

く問題点を解決するための手段〉 上述の目的を達成するための本発明の表示情報生成回路
は、入力信号をシンボル・ジェネレータに入力して色別
した表示情報に生成した上で表示部に色別表示する構成
の表示情報生成回路において、前記シンボル・ジェネレ
ータは、グラフィック・コントローラと、画素メモリと
面メモリとを有して前記グラフィック・コントローラか
らのコントロール信号に基づいて前記画素メモリから前
記入力信号の画像情報を出力し前記面メモリから前記入
力信号の面情報を出力するフレームメモリと、前記面情
報を入力すると共に前記グラフック・コントローラから
水平同期信号を入力して前記画像情報の背景色となる信
号を発生する背景色発生回路と、前記画像情報と前記背
景色となる信号を入力して前記表示部で色別表示するた
めの表示情報を演算して出力する演算回路とを具備して
成るものである。

〈実施例〉 以下本発明の実施例を図面に基づき詳細に説明する。尚
、以下の図面において、第９図乃至第１２図と重複する
部分は同一番号を付してその説明は省略する。

第１図は本発明の表示情報生成回路のブロック構成図で
ある。尚、本発明においても従来の技術の説明に用いた
と同様に姿勢表示器を説明の為の具体的例として用いる
。

第１図において、１０はシンボル・ジェネレータである
。このシンボル・ジェネレータ１０は、入力′信号１が
入力する入力１／Ｆ１０ａと、描画動作及び表示動作の
制御をするグラフィック・コントローラ１０ｂと、ＲＧ
Ｂの画素メモリと面メモリＦとを有してグラフィック・
コントローラ１０ｂからのコントロール信号に基づいて
画素メモリから入力信号ｌに基づく画像情報（信号ＳＲ
、ＳＧ、Ｓｓ　）を出力すると共に面メモリＦから面情
報（信号ＳＦ）を出力するフレームメモリ１０ｃと、グ
ラフック・コントローラ１０ｂから水平同期信号Ｈｓを
リセット信号として入力し面情報信号Ｓｐをトリガ入力
して画像情報の背景色となる背景色情報（信号ＳＳＲ、
ＳＳｏ　、ＳＳａ　）を発生する背景色発生回路１０ｅ
と、画像情報信号ＳＲ、Ｓｏ　、Ｓａと背景色情報信号
ＳＳＲ、ＳＳｏ　、ＳＳａを入力して表示部２で色別表
示するための表示情報（信号ＳＳＲ皿、ＳＳｏ班、５Ｓ
ａｏｕｔ）を演算して出力１　／　Ｆ　１０ｄに出力す
る例えば３個のＯＲ回路構成から成る演算回路１０ｆと
から成る。ここで、背景色発生回路１０ｅは、例えば、
水平同期信号Ｈｓをリセット入力し面情報信号ＳＦをト
リガ入力するＴ−Ｆ／Ｆ　（フリップ７Ｄ７ブ）　１０
ｅ　、と、Ｔ−Ｆ　／　Ｆ　１０ｅ、のＱ出力信号／Ｑ
を入力して予め２色、例えば第９図と同様に上部部分を
緑、下部部分を赤の背景色となるように設定された背景
色設定値Ｒ＋　　（−０）・Ｇ＋（＝１）・Ｂ＋　　（
＝Ｏ）又はＲ２（＝１）・Ｇ２　　（−０）・Ｂ２　　
（−０）を選択して、背景色情報信号Ｓ　Ｓ　ＲＩ　Ｓ
　Ｓ　ｏ　、ＳＳａを９発生するセレクタ１０ｅ２とか
ら成る。

以下、第１図の動作・機能を第２図乃至第５図の第１図
の説明に供する図を用いて説明する。

グラフィック・コントローラ１０ｂは、描画時において
はフレームメモリ１０ｃの画素・画像を書換え、表示時
においては一定周期でこの書換データを読み出す動作を
するが、この時のスキャン方法は、例えばＴＶ（テレビ
ジョン）と同様のラスクスキャンであって、水平方向の
スキャーニング開始時に水平同期信号Ｈｓが出力される
ようになっている。

白表示される表示部２の画像は、描画時にあっては、グ
ラフィック・コントローラ１０ｂによりフレームメモリ
１０ｃのＲＧＢの画素メモリを入力信号ｌに基づいた例
えば第２図（Ａ）〜（Ｃ）に示すような画像に書換えら
れる。そしてこの書換えられたＲＧＢの画素メモリは、
表示時に一定周期で演忰回路１０ｆに読み出される。

一方、上部部分が線表示で下部部分が赤表示される背景
色は、描写時にあっては、第３図（ｉ）に示すように、
面メモリＦが、グラフィック・コントローラ１０ｂによ
り入力信号ｌに基づいて書換えられた面情報となる（矢
印αで示すように゛ゼロ″部分を示す直線の部分の内容
のみが１（ハイレベル）”となる）。

表示時においてこの面情報は、第３図（ｉｆ）に示すよ
うに、グラフィック・コントローラ１０ｂにより一定周
期で面情報信号Ｓｐとして背景色発生回路１０のＴ−Ｆ
／Ｆ１０ａにトリガ出力される。

Ｔ−Ｆ／Ｆ１０ａにおいては、面情報信号ＳＦでトリガ
されるに先立って、第３図（面に示すグラフック・コン
トローラ１０ｂからの水平同期信号Ｈｓによりリセット
される。この結果、Ｔ−Ｆ／Ｆ１０ａは第３図（吟に示
すような信号／ｃｉ　（面情報信号ＳＦによるスキャニ
ングによって出力が反転したタイミング信号）がセレク
タ１０ｅ２に導かれる。

セレクタ１０ｅ２においては信号／Ｑに基づいて背景色
設定値Ｒ１・Ｇ１　・Ｂ１又はＲ２・Ｇ２・Ｂ２がセレ
クトされ、第３図Ｍに示すような内容の背景色情報信号
ＳＩＲ、ＳＳｏ　、ＳＳａが演算回路１０ｆに導かれる
（表示部２における背景色のみをみると第３図（ト）の
ようになる）。

演算回路１０ｆにおいては、画像情報信号ＳＲ。

Ｓｏ、Ｓａと背景色情報信号ＳＳＲ、ＳＳｏ　、ＳＳａ
との内容に基づいて表示情報信号５ＳＲｏｕｔ。

５Ｓｏｏｕｔ、ＳＳ’ａ即を出力［／　Ｆ　１０ｄに出
力する。

出力１／Ｆ１　ｄからは色別表示情報Ｓｇｏｕｔ、５ｃ
ａｎ、ｓａａが表示部２に出力されてアップデートで第
３図（■）に示すような色別表示がされる。

以上述べたように、背景色は、面メモリＦにおいて入力
信号１に基づいた直線が引かれ、背景色発生回路１０ｅ
において面情報を単独処理をすることでＰ！１１１１に
得られる。従って、ＲＧＢメモリにおいては画像処理だ
けを行えばよく、従来のようにＲＧＢの塗潰しを含めた
画素・画像の書換えの全処理をグラフィック・コントロ
ーラ／ＲＧＢメモリで処理することに比較して、表示情
報のアップデート処理が飛躍的に向上するから、高速の
アップデート表示が可能となる。

くその他の実施例〉 ところで、本発明は第１図の構成及び第２図乃至第３図
の動作に限定されるものではない。

例えば以下のようにすることもできる。

■二例えば、背景色を３色以上とする場合の背景色発生
回路の構成及び動作は、第４図乃至第５図のその他の実
施例の説明に供する図のようにすることができる。

第４図は、Ｔ　−Ｆ　／　Ｆ　１０ｅ　、の代りにシフ
トレジスタ１００ｅ、を用い、この時セレクタ１００ｅ
２の背景色設定置を希望する多色背景色に応じて、Ｒ８
・Ｇ、・Ｂ１．Ｒ２・Ｇ２・Ｂ２１・・・、　ＲＴＬ・
ＧＴＬ−Ｂπとし、シフトレジスタ　１００ｅ、のレジ
スタ信号に基づいてセレクトされた背景色情報信号ＳＳ
Ｒａ　、　ＳＳ、ｏ　ｂ　、　ＳＳａ　ｃを得る構成で
ある。

その動作は、第５図（１）に示すように、シフトレジス
タ１００ｅ、は、水平同期信号Ｈｓでリセットされた後
に、面情報信号ＳＦでシフトレジストされ、第５図（１
１）のような信号をセレクタ　１００ｅ２に出力し、セ
レクタ　１００ｅ２から第５図（２）のようなＲ７・Ｇ
１　・Ｂ＋→Ｒ２・Ｇ２　・Ｂ２→・・・、　ＲＴＬ・
Ｇｎ−ＢＴＬが背景色情報信号Ｓ　Ｓ　ａ　ａ　＊　Ｓ
　Ｓ　。

ｂ、５Ｓａｃから演算回路１０ｆに導かれるようにする
ことで多色の背景色を得ることができる。

尚、第４図において、複数の選択信号を得る手段として
は、シフトレジスタとセレクタの組合せに限定されるも
のではなく、例えばカウンタとセレクタの組合せ等のよ
うな構成とすることもできることはいうまでもない。

■：又、画像を第１図においては白表示としたが、これ
に限定されるものでは無い。この場合、演算回路を３個
のＯＲ回路構成としたのでは第６図のその他の実施例を
説明するための図に示すように、例えば、背景色を赤表
示とし画像を線表示したい場合に、単純に第６図（Ａ＞
のようにＳＲをＯＮとし、第６図（Ｂ）のように画像部
分をＳＳａをＯＮとしたのでは、第６図（Ｃ）のように
画像部分がマゼンタ表示となってしまう。

そこで、この様な事をさけるために、第７図のその他の
実施例を説明する為の図に示す様な演算回路１００　ｆ
の構成とすることが考えられる。

この第７図の考え方は、画像部分を表示部２において前
層色の種類にかかわらず目的とする色（ここでは背景色
界に対して緑）の画像表示ができるようにすればよい訳
であるから、簡単な考え方として、第８図のその他の実
施例である第７図を説明する為の図に示すように、画像
情報の位置にある背景色を抜く（出力しない）ようにす
る構成が考えられる（他には合成色が目的となる画像の
色となるようにすることが考えられるがこれについては
説明を省略する）。

第７図において、演算回路１ＧＯｆは、画像情報信号Ｓ
Ｒ、Ｓｏ　、Ｓａを入力とするＮＯＲ回路と、このＮＯ
Ｒ回路の出力を一方の夫々の入力とし他方に背景色情報
信号ＳＳＲ、ＳＳｏ　、ＳＳａを夫々の入力とする３つ
のＡＮＤ回路と、この３つのＡＮＤ回路の出力ＳＳＲｏ
　、　ＳＳｏ　ｏ　、　ＳＳａ　。

と画像情報信号ＳＲ、Ｓｏ　、Ｓａを各々入力する３つ
のＯＲ回路とから成り、このＯＲ回路から表示部２で色
別表示するための表示情報信号５ＳＳＲ俳、５ＳＳｏ叫
、５ＳＳａｏｕｔを出力１　／　Ｆ　１０ｄに出力する
。

このように構成した結果として、第８図（Ａ）のように
背景色が赤（ＳＳＲ＝ＯＮ）の場合に、第８図（Ｂ）に
示すように画像情報信号ＳａがＯＮ（ハイレベル）とな
る時は、ＮＯＲ回路の出力はＯＦＦ　（ローレベル）と
なり、ＡＮＤ回路の出力５ＳＲＯ，５Ｓｏｏ　、５Ｓａ
ｏは全て０ＦＦ（ローレベル）と成り、第８図（Ｃ）に
示すように画像情報部分の背景色が抜ける。この結果、
表示部２においては第８図（Ｄ）に示すように、背景色
を赤表示し画像を線表示することができる。

勿論この色の組合せは自由であり、この回路において画
像を白とすることができることはいうまでもない。

■：本発明は、姿勢表示器に限定されて用いられるもの
ではなく、同様の構成を有するものであれば同様に適用
できる。

〈発明の効果〉 以上、実施例と共に具体的に本発明を説明したように、
本発明の表示情報生成回路によれば、簡単な回路を追加
することで、グラフィック・コントローラの描画機能で
フレームメモリ内で背明色の塗潰し処理をする必要がな
くなるので、表示情報のアップデート処理が飛躍的に向
上（高速化）し、表示部での表示速度が速まる。又、グ
ラフィック・コントローラの描画機能も軽減できるとい
う効果が得られる。

【図面の簡単な説明】

第１図は本発明の表示情報生成回路のブロック構成図、
第２図乃至第５図は第１図の説明に供する図、第６図乃
至第８図は本発明のその他の実施例の説明に供する図、
第９図は姿勢表示器の従来の表示情報生成回路のブロッ
ク構成図、第１０図乃至第１２図は従来の技術の説明に
供する図である。 １．１０・・・シンボル・ジェネレータ、２・・・表示
部、１０ａ・・・入力１／Ｆ、１０ｂ・・・グラフィッ
ク・コントローラ、１０ｃ・・・フレームメモリ、１０
ｅ、　１００　ｅ・・・背景色発生回路、ＩＱｆ　、　
１００　ｆ・・・演算回路。 第３図 （ｉｉｉ）　　　＠　　　　　　　　　　　　　　　ｔ
（、’　、：、：１Ｒ１Ｇ＋　８１＜ｏｌｏ　　　　Ｒ
２０２９２ぐ００（Ａ）　　　　　　（Ｂ）　　　　　
　（Ｃ）第５図 一口→ ５Ｆｃ−づ ＲＩＧＩＢＩ　　　Ｒ２０２Ｂ２　　　Ｒ３Ｇ３Ｂ３Ｒ
４０４Ｂ４沌８図 第９図 尾１０図 第１１図

Claims (1)

【特許請求の範囲】
1. 入力信号をシンボル・ジェネレータに入力して色別した
   表示情報に生成した上で表示部に色別表示する構成の表
   示情報生成回路において、前記シンボル・ジェネレータ
   は、グラフィック・コントローラと、画素メモリと面メ
   モリとを有して前記グラフィック・コントローラからの
   コントロール信号に基づいて前記画素メモリから前記入
   力信号の画像情報を出力し前記面メモリから前記入力信
   号の面情報を出力するフレームメモリと、前記面情報を
   入力すると共に前記グラフック・コントローラから水平
   同期信号を入力して前記画像情報の背景色となる信号を
   発生する背景色発生回路と、前記画像情報と前記背景色
   となる信号を入力して前記表示部で色別表示するための
   表示情報を演算して出力する演算回路とを具備して成る
   ことを特徴とする表示情報生成回路。