JP4990437B2 - スクリーンに映像を表示するシステム - Google Patents
スクリーンに映像を表示するシステム Download PDFInfo
- Publication number
- JP4990437B2 JP4990437B2 JP2000617432A JP2000617432A JP4990437B2 JP 4990437 B2 JP4990437 B2 JP 4990437B2 JP 2000617432 A JP2000617432 A JP 2000617432A JP 2000617432 A JP2000617432 A JP 2000617432A JP 4990437 B2 JP4990437 B2 JP 4990437B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- color
- sub
- luminance
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Processing Of Color Television Signals (AREA)
Description
本発明は、マトリックススクリーン上で表示するためのデータ処理システムに関するものである。特に、飛行機の操縦とナビゲーションを補助するためのパラメータに関連する記号の液晶画面上での表示に適用する。
【0002】
飛行機のパイロットに、飛行機の挙動、空間位置、進むべき進路、エンジン監視などについて表示する目的でつくられた様々な機械または電気機器が、それらの指示を統合的に表示する視覚化システムに取って代わられてからすでに長い時間が経過している。特に、このシステムは様々なパラメータの記号表示をさらに進歩させ、それによってパイロットは、直面している状況について、より鮮明で、わかりやすく有意義な表示を見ることができるようになった。最初に使用されたハードウェアは、いわゆる「鳥瞰」モードでディスプレイが行われるブラウン管で構成されていた。技術的進歩により、ブラウン管に代わって、テレビジョン走査型映像化を行うマトリックス制御フラットスクリーン、一般的に液晶画面が使用されるようになった。さらに、液晶画面では、最近では広く使用されていて、色画素を適切に構成する原色サブピクセルの特定のアドレッシングを必要とするカラーによる視覚化が可能である。
【0003】
センサーから出される様々なデータをデジタル処理することにより、画面上に表示された記号の意味が明らかになり、また、「鳥瞰」スキャンに特に適したベクトル形式で、非常に自然に表示データを得ることができる。テレビジョン走査は、周知の方法で、処理装置でマトリックス制御された画面の各ピクセルの輝度とクロミナンスの値を決定することにより行われる。それらの値は、ランダムアクセスメモリに蓄積されるので、鳥瞰ディスプレイに対応してデータストリームを追うことができる。続いて、このメモリは順次読み取られ、テレビジョン表示が行われる。実際は、処理を簡単にするために、2つのメモリが交互に使用、書き込み、読み取りされる。
【0004】
以上簡単に述べた変換システムには様々な欠点がある。とりわけ、ピクセルの配列によって表示される線素は小さすぎてきちんと見ることができず、斜線は階段状の波形を生成し、複数の線素が交差するところでは、色が混じり合って違った色になる。
【0005】
1987年8月28日に出願番号第87 12 039号として出願され、1994年4月29日に特許第2 619 982号として登録された特許において、THOMSON−CSF社は、サブピクセル集合の使用におけるこの問題に、各ドットを表示するための解決法、広く知られているところで言ういわゆるマイクロ領域を提案した。そういったマイクロ領域内でのサブピクセルの輝度とクロミナンスの分布は、得られる結果に従うと共に、上述された様々な欠点を軽減することができる法則に従っている。例えば、線素を表示した場合は、その線素の輝度分布は横方向にガウス分布であり、それによって充分な濃淡が生まれ見やすくなり、階段波の影響を「消す」ことができる。現在は、大部分の問題に対処可能な配置法則が非常に多く知られている。この基本特許では、こういったマイクロ領域の使用に対応するしばしばフィルタリングと呼ばれる処理は、「UMIP」として知られる処理ユニットで行われる。UMIPは、マイクロ領域ユニットを意味し、ピクセルメモリとマトリックス画面の間に置かれる。つまり、デジタル処理は全ピクセルに対して行われ、よってかなりの演算能力が必要になることを意味する。
【0006】
フランスで1990年8月23日に出願番号第90 10587号として出願され、1995年2月3日に公開番号第2 666 165号として公開され、1995年4月26日にヨーロッパ条約の下で第0472463号として登録された特許において、SEXTANT Avionique社は、画像メモリより先にマイクロ領域を定義する処理を行うUMIPを設置することを提案した。従って、このUMIPでの処理能力は、それが実際に表示されたドットにしか対応しないため、非常に低いが、他方、画面の一連のピクセルをn回(nはマイクロ領域内に含まれるピクセル数と等しい)保存することが必要なので、画像メモリの大きさは非常に大きいものでなくてはならない。
【0007】
ちなみに、先行技術のシステムも本発明のシステムも、この種のシステムはいずれも、ピクセルの処理と同様にサブピクセルの処理にも適用される。処理レベルは、基本的に、使用されるディスプレイ画面の性質に合わせて選択されるので、「ストライプ」型ディスプレイの場合には領域全体に関する処理ができることもあるし、「クワッド」型ディスプレイの場合にはサブピクセルレベルでの処理を必要とすることもある。
【0008】
したがって、4×4=16ピクセルから成る標準的なマイクロ領域の場合、メモリ量は16倍必要である。技術的には、そのメモリは実現可能だが、非現実的な量と費用になる。
【0009】
1995年12月21日に出願番号第95 15 261号として出願され、1998年2月6日に特許第2 742 899号として登録された特許で、SEXTANT Avionique社は、従来のシステムに改良を加え、UMIPと画像メモリの間に、実質的にキャッシュメモリに相当し、マイクロ領域のマトリックス的な特徴を横または縦の一次元に制限できる装置を挿入することを提案した。従って、画像メモリの量は部分的に制限されるが、いっぱいになるとキャッシュメモリを空にする必要があり、そうするとその間処理を中断する必要が生じ、グラフィックジェネレータの処理容量の減少を伴うことになる。
【0010】
こうした欠点を軽減するために、本発明は、マトリックススクリーン上でのディスプレイのためのデータ処理システムを提案する。シンボルジェネレータを含むタイプのもので、マトリックススクリーンに表示される最終画像を発生するために、マイクロ領域に基づいて処理を実行することができる相関器は、画像メモリに接続され、画像メモリはさらにシンボルジェネレータに接続される。主な特徴は、並行にnピクセルを読み取れるように画像メモリがつくられていることと、それらnピクセルを並行に処理できるように相関器がつくられていることである。
【0011】
他の特徴として、その相関器は、輝度とクロミナンスを別々に処理し、色の階層的処理を行えるように、2つの部分に分かれている。
【0012】
また別の特徴としては、相関器には、線素の色と背景色を別々に処理する装置と、トーンオントーンモードで後ろにディスプレイされる濃淡のある背景の構成要素を略述することができるミキサを具備する。
【0013】
また別の特徴は、相関器は、実質的に等しいm本の平行線から構成されていて、それにより、使用されるマイクロ領域の複数軸のうち、ひとつの軸のmピクセルを、平行処理することが可能になることである。
【0014】
本発明の他の特徴と利点は、添付された実施例について非限定的に示す、以下の記述によって明らかにする。
【0015】
本発明は上記に鑑みてUMIPを画像メモリとマトリックススクリーンの間に設けることを提案する。この構造は、上述の第1の特許に開示された基本構造に相当する。メモリの大きさはこのマトリックススクリーンのピクセルとサブピクセルを表現するために必要な量に制限されているので、メモリの大きさとコストは非常に小さい範囲ですむことになる。それにもかかわらず十分に小さなスループットでトラックを描くことができる大容量を実現するために、メモリとUMIPとの間ではn個のピクセルまたはサブピクセルが並列処理される。1サイクルあたりに処理されるドットの数は、n倍であって、同じ表示容量であればUMIPのスループットもn倍になる。
【0016】
以下の実施例では、4×4のマイクロ領域を使用して2×2のサブピクセルを処理することができる装置に限定して既述する。この実施例は、サブピクセルレベルでの処理を必要とするQUAD型のディスプレイのマイクロ領域の大きさに関しては標準的なものである。
【0017】
図1は本発明の全体概念を示す図面である。
【0018】
図に示したシステムは、当該分野では知られているように、位置の値と最終的にはLCD型の表示スクリーン102に表示させる種々のサブピクセルの輝度を得るためのシンボル作成器101を具備する。
【0019】
シンボル作成器101から得られたデータは画像メモリ103に格納される。当該メモリは二重ページ形式であり、各ページは、少なくともディスプレイ102のサブピクセルの数と同じだけの容量を有している。
【0020】
この二重ページ構造によって、すでに知られているように、シンボル作成器からの書き込みと別のページからの読み出しを同時に行って、これをUMIP型の処理手段104を経由して表示装置に転送することができる。
【0021】
本発明によれば、メモリ103はさらに、従来から知られている手段によって特に問題なく、2つのサブピクセルを並列的に読み出し可能なように構成されている。
【0022】
UMIP104は一方では並列的な2つのパスを有する相関器105を、他方ではシーケンサ106を具備する。
【0023】
このシーケンサは、シンボル作成器101からの情報をメモリ103に格納することを可能にし、他方、このメモリの読み出しを相関器の処理および処理されたサブピクセルのスクリーン102上への表示と同期させることができる。このシーケンス処理は図2に示したタイミング表に従って行われる。同期信号はシンボル作成器101と、画像メモリ103と、相関器105と、ディスプレイ102に同時に与えられる。
【0024】
例えば、2つの同期パルスの間の実時間サイクルは16msである。
【0025】
前記シーケンサは、例えばブーリーン論理に基づいてシーケンサが接続された種々の装置が要求する信号を供給する、クロックに基づいて作動する1組の論理回路から構成されている。最もコンパクトな組み合わせでは、シーケンサはFPGA型の回路に既知の方法で設けられているのが好ましい。
【0026】
本発明によれば、相関器105は、4×4の大きさのマイクロ領域の2つのドットを並列処理することができる。このことによって、ディスプレイ102のサブピクセルの表示レートに対応した実時間処理が可能になる。
【0027】
シンボル作成器101によって決定された、表示すべきドットのサブピクセルの位置によって、所望の効果を得るためにこのサブピクセルの輝点を移動させるために必要なフィルタ(マイクロ領域の形式、特性)を決定することが可能になる。そのためには、詳細度がサブピクセルの4分の1の処理を可能にするよう、16の異なるフィルタを使用する。輝度とクロミナンスに関する処理の操作は別々である。クロミナンスを表現するためには色彩コードを使用し、そのことによって2つのシンボルのトラックが重複する時に、例えば赤線と青線の交差する位置では赤色のドットを優先するというような、優先づけが可能になる。
【0028】
さらに、例えば、白を背景とした白線のように、色彩が背景の色彩と同じであるシンボルを区別することができるように、相関器は、この白線のエッジを2つの細い黒線で縁取るようにして輪郭処理を行う。
【0029】
図3は、相関器105の概念を示す図である。
【0030】
相関器は入力として、メモリ103から並列処理によって読み出された2つのサブピクセル1と2の位置とクロミナンスの値を受け取る。位置の値は、使用される16のフィルタ(マイクロ領域)を格納している2つの同一なテーブル301と302に与えられる。これらのフィルタの値は、それぞれが物理的なサブピクセルの位置と上述のように描かれたサブピクセルとの間のずれに対応するように、実験的あるいは計算によって、決定されている。それぞれのサブピクセルについて、それぞれのテーブルからフィルタが選択される。
【0031】
各フィルタは、フィルタに対応するマイクロ領域を構成する4×4のサブピクセルの重み付け係数を有する。記載した実施例の場合には、この輝度レベルの数は8に制限されており、実験によればこの数で完全に十分である。従って、入力されるサブピクセルのそれぞれに対して、フィルタ301と302のテーブルはそれぞれ、それぞれがマイクロ領域のサブピクセルの1つに対応する輝度レベルの係数を16個与えることができる。
【0032】
例えば図4は、それぞれがマイクロ領域の光の中心に対してサブピクセルの移動dxとdyの関数として選択された16個のフィルタを示すテーブルである。
【0033】
これらの係数は次に後に既述する輝度相関器303に供給される。サブピクセル1と2の色彩の値は、後に既述するクロミナンス相関器304に供給される。
【0034】
このクロミナンス相関器からのデータは一方では線素カラー発生器305に供給され、他方では、背景カラー発生器306に供給されるが、これらについては後に述べる。
【0035】
最後に、輝度相関器303と2つのカラー発生器305と306から出力されるデータは、ミキサ307に供給されるが、これについては後に述べるが、最終的にはマトリックススクリーン102に表示すべきサブピクセル1と2の実際の値を供給して表現効果を得る。
【0036】
輝度およびクロミナンス相関器303と304はマイクロ領域の上下方向の大きさに含まれるサブピクセルの数と同じ数の、独立で一般的なサブセットの結合によって形成される。次に、本明細書においては、マトリックス表示装置の線を構成する連続的なサブピクセルの処理を行うので、このサブセットを「線」と称する。
【0037】
上下方向のマイクロ領域を構成するサブピクセル相互間の関係を考慮するための種々の線の間の関連付けは、線の出力位置に設けられ出力の中身を再度線に注入するFIFO形式メモリによって行われる。相関のこの側面を図6に示した全体概念図を参照して説明する。
【0038】
図5は輝度相関器とクロミナンス相関器を含むこれらの線の概念を示すものである。これらの相関器は基本的に、OR、SUPおよびSUP/ECR形式の論理機能を使用する。これらの機能はこの明細書で後に述べる。当該図面はさらに、その役目は良く知られているように他の装置との接続を確保すると同時に記憶効果と遅延効果を有して全体の操作に必要なシーケンスを可能にするD型フリップフロップ504を有する。この概念的な図面において、理解を容易にするためにそれぞれ1つのD型フリップ−フロップを記載したが、適切なシーケンス操作を行うために必要なら複数設けることもできる。
【0039】
このような構成を有する輝度相関器は、時刻Tにおいて新たに到来する2つのマイクロ領域の係数と、過去のすべてのマイクロ領域の係数の連続的な相関から得られた係数とを組み合わせる。新たに到来するマイクロ領域の係数の直前の係数の値は、一般的には支配的であるが、相関が一般的にそうであるように、より早いマイクロ領域の係数が時間が隔たったあとに比較的大きな相関を有する場合がある。
【0040】
この図面によって示されている輝度相関器は、その中を通過する画像のエレメント(線素)を平滑化する効果を有することもある。この実施例の場合には、他方、画像の背景エレメント(バックグラウンド)は平滑化されず、従って、輝度相関器を通過しない。しかし、変形実施例では、背景の平滑化を行う第2の輝度相関器を使用することもできる。
【0041】
この例示としての実施例で示されているクロミナンス相関器は、上記のように、画像のアクターエレメント及び背景風景エレメントの独立した処理を可能にする2つのパスを有する。このために、各々の入力されるサブピクセルは、対応する情報を線素パス又は背景パスの方にルーティングすることを可能にする、シンボル作成器101のレベルで生成される属性を有する。この属性は、風景エレメントに対応するサブピクセルをルミナンスパスの方にルーティングすることも可能にする。
【0042】
シンボル作成器が計算した色に対応するデータは階層化されたカラーコードの形態である。このことによって、所定の色を表示するに際して優先順位を付けて、一方では望ましくない結果になる混ざり合った色を表示することを防止し、他方では所定の優先順位に関する情報を持たせることが可能になる。この点に関して、上述の例に挙げた赤線と青線が交差する例を採用する。この場合、線素のカラーパスは輝度のパスに、交差部の異なる色の重ねあわせを適切に処理して、ディスプレイ上で異なる優先度を持たせるように接続されている。この階層構造は、相関の後では、優先される色である上位のコードのみが維持されるようにハードウェアとして配線されたSUP機能によって得ることができる。
【0043】
上述の例では、背景パスは単にOR機能501によって入来するカラーコードを重ね合わせるだけである。従って、背景に関して異なる色の重ね合わせの問題を取り扱うことはできない。これは、現在まで使用されている表示モードではこの種の衝突は存在しないという事実に基づいて単純化したものである。将来、この問題を取り扱うことは、線素パスに、SUP機能を使用して、色の間に階層構造を設けることによって可能になる。この階層構造は、線素パスの場合と同様にカラーコードを用いて実現することができる。
【0044】
色相関器の動作は、理論的なトラックをマイクロ領域の幅と同じ正方形にすること、つまり、実施例の場合には4つのサブピクセルにすることである。これは、対応するマイクロ領域の係数を相関器の2つのチャネルのインターレース構造に入力して、2つのサブピクセルを同時に処理することで可能になる。この処理は同期しており、つまり、各クロックのエッジで、係数はセルからセルに伝播し、相関処理を行う。D型フリップ−フロップはこの伝播を行うために使用する。すでに相関処理を行った結果との相関処理は、これらの前の結果である係数を格納しているFIFO記憶素子からの戻りパスを受け取る相関器の最後のセルで実行する。
【0045】
SUP/ECR機能は、A、BおよびCで表す3つの係数と、EとABCで表す2つの制御入力を入力し、Sで表す出力を出力する複雑な論理機能である。この操作は、組み合わせ解析を行う従来の手段によって、以下のような表に対応する処理を行うことで実行する。
【表1】
【0046】
このSUP/ECR機能は輝度相関器において対応するSUP機能の出力からの駆動信号を受ける2つの制御入力に基づいて輝度レベルを組み合わせるために使用される。
【0047】
SUP機能はクロミナンス相関器においてカラーコードを組み合わせるために使用する。
【0048】
これはA、BおよびCと呼ばれる3つの係数である入力と、上述のSUP/ECR機能の入力に対応するS,EおよびABCと称する3つの出力を含む。これもまた組み合わせ解析の従来手法に基づいて、係数の値の関数として出力の値として演算される:入力は以下のテーブルによる。
【表2】
上述の例では、図6に示す完全な相関器は4つの線を有する。
【0049】
上述のように、所望の相関を得るために、各線の出力は、FIFO形式のメモリ601を使用して前のラインの最後の段に再注入される。従って、線4は、線3に対して与えられ、線3は線2に対して、線2は線1に対して与えられる。
【0050】
線1の出力は相関器の出力そのものであり、サブピクセル1と2の輝度とクロミナンスを決定する。
【0051】
輝度に関しては、得られた値は固定値を掛け算して、使用されている表示装置のダイナミックレンジに適合させなければならない。この操作はミキサ604で行われる。
【0052】
一方クロミナンスに関しては、カラーコードが利用可能なだけなので、これらを赤、緑、および青である3原成分の強度レベルに変換することが必要である。これらのカラーコードは従って、一方では線素色発生器602によって他方では背景色発生器603によって3原色のレベルに変換される。これらのレベルの数とその分布は既知の方法に従って、表示装置に対して適合させられる。
【0053】
例えば、既知のQUAD型の表示装置を使用する場合は、本明細書での実施例の場合には、それぞれがカラーコードになるサブピクセルレベルでの操作が出力ストリームにおける位置の関数として1つの原色に変換される。このような方法で、QUADピクセルの2つの緑色のサブピクセルのそれぞれに対して異なる強度レベルを割り当てることができる。
【0054】
最終的には、輝度に対応する相関器から線素カラーと背景カラーの2つのピクセルに出力されるデータは、ミキサ604で組み合わせられて、マトリックス表示装置で表示されるべきサブピクセルを構成する。これは2つの機能を有する。
【0055】
第1の機能は輝度とクロミナンスの積を算出して所定の色を有する対象物の内側で必要な色の強度を得ることである。
【0056】
従って、図7に示すように、所定の色で表示された線素の断面を例に取れば、色情報はこのセクション内の長方形701を有しており、輝度はガウシアン分布702に従う。マイクロ領域を使用した処理に特徴的なのはこのガウシアン形状であることに留意されたい。輝度とクロミナンスの積は、求められているものに対応する色付けされたガウシアン形状のセクション703、つまり、線素のエッジの部分から中央部にかけて色の強度が次第に強くなり、次に、反対側へは対称的に小さくなるものを与える。この操作は必ずしも見易くするために線素を太くすることではなく、エッジ部分は特に階段効果を消すためにぼかしが入っている。
【0057】
線素の第2の機能は、特に上述のようにカラートーンの上に別のカラートーンを重ねなければならない場合に、例えば、白線を白の背景から際立たせるアウトライン機能を実行することによる背景への映像エレメントの投入である。
【0058】
そのためには、図8に示したように、ミキサは、背景と映像の掛け算を行う。背景はここでは、映像エレメント802よりも若干幅が広い長方形801で表す。背景と同一色の映像自体が背景の残りの部分に対して映像のアウトラインに相当する2つの黒色の溝によって終了するガウシアン形状でアウトラインをつけた映像803が得られる。背景のレベルはガウシアンのレベルと概ね同じである。
【0059】
2つのサブピクセルを同時に処理するので、本発明のここに記載した実施例では並列的に動作する同一で独立の2つのミキサが使用される。
【0060】
図9には、この種のミキサの実施例を概念的に示すものである。
【0061】
輝度情報と線素色彩情報が、特にLCD型の表示装置の場合のマトリックス表示装置の非線形応答を補償するための線形化回路901に与えられる。
【0062】
輝度データと線素色彩データの積がMin902機能部から得られる。この機能は、2つのパスから得られるデータの小さい方のみを維持するものである。このことは、要求された色彩に対応していなければサブピクセルは真っ白になって、3原色によって固定されたレベルの輝度特性の関数として輝度レベルを修正する。
【0063】
表示装置は常に見ることができる映像を表示するように映像で満たされる。
【0064】
MIN回路の出力によって制御されるマルチプレクサ903に2種類の情報が印加される。これは線素輝度情報LTを、平滑化された線素のヘリの部分のサブピクセルに与えるものである。
【0065】
背景色彩情報は同様に線形化回路に与えられて、背景のエレメントに属するピクセルのために背景輝度LFが得られる。
【0066】
最終的に、LTとLFの両方を受け取る平均化回路904が、線素と背景の重なり合いの部分のピクセルのために、背景と線素の平均輝度を得ることを可能にする。
【0067】
これら3つの値は、セレクタ906によって制御されるマルチプレクサ905に印加される。このために、組み合わせ解析の規則に基づいて作動するセレクタが、以下に記載する規則を適用する。ここで、LSは相関器から出力される輝度レベル、α1は線素が常に見えるようにマイクロ領域の中央のピクセルが優先権を有するようにフィルタテーブルの内容の関数として規定された閾値、α2はレベルの低い背景の中の線素がその特徴を保持するために最適な平滑化レベルを有するように定められた閾値である。
【表3】
【0068】
最後に、演算機能部907によって、このような処理を受けた合成映像を外部からのビデオ映像に最適な形で埋め込むために外部の回路で使用すべき閾値が得られる。
【図面の簡単な説明】
【図1】 本発明に基づくシステムの全体概略図。
【図2】 本発明に基づくシステム運用のためのタイミング図。
【図3】 本発明に基づくシステム向け相関器の概略図。
【図4】 本発明に基づくシステムに導入するべきフィルタテーブルの例。
【図5】 図3の相関図303のサブセットの詳細な概略図。
【図6】 同じく相関図303の完全概略図。
【図7】 本発明に基づくシステムのアウトプットで出される輝度クロミナンスのイラスト。
【図8】 本発明に基づくシステムのアウトプットで出される輝度クロミナンスのイラスト。
【図9】 図7と8で図解された処理実行を可能にするミキサーの概略図。
Claims (10)
- スクリーンに映像を表示するシステムであって、該映像はピクセルのマトリックスを有し、個々のピクセルは所定数のサブピクセルを有するシステムであり、
相関器と、
処理される前記ピクセルまたはサブピクセルの周りのピクセルまたはサブピクセルの集合に適用される複数の輝度重み付け係数を有するフィルタを用いて処理することにより前記スクリーンの各々のピクセルまたはサブピクセルの輝度レベルを決定する前記相関器に、接続された映像メモリと、
を有するシステムであり、
前記映像メモリは、n個のピクセルまたはサブピクセルを並列に読み出すようにし、ここで、nは2に等しいまたはそれより大きく、
前記相関器は、前記ピクセル又はサブピクセルの個々についてマイクロ領域を選択することにより、そして所定の瞬間に、n個の前記選択されたマイクロ領域の前記輝度重み付け係数を、選択された前記マイクロ領域の前記輝度重み付け係数の連続的な相関から発生する輝度重み付け係数と結び付けることによって、n個のピクセル又はサブピクセルの輝度レベルを並列に同期処理する、輝度パスを有する、
システム。 - 前記ピクセルまたはサブピクセルの個々についてのマイクロ領域の選択は、シンボル作成器により決定されたピクセルまたはサブピクセルの個々の位置の関数としてなされる、請求項1に記載のシステム。
- シンボル作成器は、カラーコードの形式で表される画像のドットの色彩を決定し、線素エレメントまたは背景エレメントに前記色彩を帰属させるための属性を生成し、
前記相関器は線素色彩パスと背景色彩パスをさらに有し、該線素色彩パスまたは該背景色彩パスは、前記線素色彩パスまたは前記背景色彩パスのいずれかを介して前記属性の関数として前記n個のピクセルまたはサブピクセルの同期及び同時処理を可能にする、請求項2に記載のシステム。 - 異なる色彩の線素の交点及び重ね合わせを所定の色彩優先コードの関数として管理するように、前記線素色彩パスが前記輝度パスに接続されている、請求項3に記載のシステム。
- 前記線素色彩パスまたは前記背景色彩パスの方に前記カラーコードをルーティングするためのクロミナンスパスをさらに有し、前記相関器の前記輝度パス及び前記クロミナンスパスは個々の線の合併集合により形成され、垂直方向のピクセルまたはサブピクセル間の関係を考慮に入れる線の間のリンクは、隣接する線からの所定の線のデータ内容に再注入することによりもたらされる、請求項3に記載のシステム。
- 該相関器は、
線素色発生器と、
背景色発生器であって、前記線素色発生器及び前記背景色発生器は、コードとして搬送される、前記線素色彩パスと前記背景色彩パスの色彩を、赤緑青の強度レベルに変換する、背景色発生器と、
処理される前記n個のピクセル又はサブピクセルを並列に結び付け、表示が意図されたピクセルまたはサブピクセルを構成するように前記輝度パス、前記線素色彩パス及び前記背景色発生器のデータを送信するミキサと、
をさらに有する、請求項3ないし5のいずれか一項に記載のシステム。 - 前記ミキサはさらに、前記n個のピクセルまたはサブピクセルについて、該輝度相関器からの明度レベルを前記赤緑青の強度レベルと乗算する、請求項6に記載のシステム。
- 前記ミキサはさらに、輪郭描写機能を実施することにより、前記n個のピクセルまたはサブピクセルについて、線素エレメントを同じ色彩の背景に組み込む、請求項7に記載のシステム。
- 2つのピクセルまたはサブピクセルの並列処理のために、前記処理は、1ピクセルの1/4の詳細度に相当する16個のマイクロ領域を使用する、請求項1ないし8のいずれか一項に記載のシステム。
- 個々の前記マイクロ領域は4×4の係数を有し、個々の前記輝度重み付け係数は8つの可能な輝度レベルを示す、請求項9に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR99/06000 | 1999-05-11 | ||
FR9906000A FR2793588B1 (fr) | 1999-05-11 | 1999-05-11 | Systeme de traitement de donnees pour affichage sur un ecran matriciel |
PCT/FR2000/001232 WO2000068925A1 (fr) | 1999-05-11 | 2000-05-05 | Systeme de traitement de donnees pour affichage sur un ecran matriciel |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002544549A JP2002544549A (ja) | 2002-12-24 |
JP2002544549A5 JP2002544549A5 (ja) | 2010-12-24 |
JP4990437B2 true JP4990437B2 (ja) | 2012-08-01 |
Family
ID=9545466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000617432A Expired - Fee Related JP4990437B2 (ja) | 1999-05-11 | 2000-05-05 | スクリーンに映像を表示するシステム |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1181682A1 (ja) |
JP (1) | JP4990437B2 (ja) |
FR (1) | FR2793588B1 (ja) |
IL (1) | IL146415A0 (ja) |
WO (1) | WO2000068925A1 (ja) |
ZA (1) | ZA200109265B (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03220597A (ja) * | 1989-11-06 | 1991-09-27 | Honeywell Inc | マトリクス表示装置用ビーム形成装置 |
JP2001257886A (ja) * | 2000-03-09 | 2001-09-21 | Canon Inc | 画像データ処理装置および方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4460958A (en) * | 1981-01-26 | 1984-07-17 | Rca Corporation | Window-scanned memory |
FR2619982B1 (fr) * | 1987-08-28 | 1994-04-29 | Thomson Csf | Systeme de visualisation d'image couleur sur ecran matriciel |
JPH0954576A (ja) * | 1995-08-11 | 1997-02-25 | Yamaha Corp | 画像表示装置 |
-
1999
- 1999-05-11 FR FR9906000A patent/FR2793588B1/fr not_active Expired - Fee Related
-
2000
- 2000-05-05 WO PCT/FR2000/001232 patent/WO2000068925A1/fr active Application Filing
- 2000-05-05 JP JP2000617432A patent/JP4990437B2/ja not_active Expired - Fee Related
- 2000-05-05 EP EP00927318A patent/EP1181682A1/fr not_active Withdrawn
- 2000-05-05 IL IL14641500A patent/IL146415A0/xx unknown
-
2001
- 2001-11-09 ZA ZA200109265A patent/ZA200109265B/xx unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03220597A (ja) * | 1989-11-06 | 1991-09-27 | Honeywell Inc | マトリクス表示装置用ビーム形成装置 |
JP2001257886A (ja) * | 2000-03-09 | 2001-09-21 | Canon Inc | 画像データ処理装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002544549A (ja) | 2002-12-24 |
FR2793588A1 (fr) | 2000-11-17 |
FR2793588B1 (fr) | 2002-03-15 |
WO2000068925A1 (fr) | 2000-11-16 |
ZA200109265B (en) | 2002-10-30 |
IL146415A0 (en) | 2002-07-25 |
EP1181682A1 (fr) | 2002-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6191772B1 (en) | Resolution enhancement for video display using multi-line interpolation | |
US5621869A (en) | Multiple level computer graphics system with display level blending | |
US8199146B2 (en) | Processing of computer graphics | |
US7034846B2 (en) | Method and system for dynamically allocating a frame buffer for efficient anti-aliasing | |
KR960006526B1 (ko) | 화상처리장치 및 그 외부 기억장치 | |
JPH0728995A (ja) | 範囲クリッピング方法及びその装置及び表示装置 | |
JPH0792947A (ja) | カラー表示システム | |
JPH09244601A (ja) | グラフィックス・ディスプレイ・サブシステム及び方法 | |
EP0568358A2 (en) | Method and apparatus for filling an image | |
CN109643462B (zh) | 基于渲染引擎的实时图像处理方法以及显示设备 | |
JP3328741B2 (ja) | エイリアス除去画像の表示装置 | |
JPH06223168A (ja) | カラーの混合と発生システムおよびグラフィックスシステム | |
JPH01321578A (ja) | 画像表示装置 | |
US6052131A (en) | Apparatus and method for generating antialiased polygons | |
US20110025917A1 (en) | Video processing device | |
JP4990437B2 (ja) | スクリーンに映像を表示するシステム | |
JPH06214555A (ja) | 画像処理装置 | |
JP3314556B2 (ja) | 画像表示装置 | |
EP0817122A2 (en) | Filter and raster operations | |
JP3068590B1 (ja) | 2次元画像処理装置 | |
JP3080087B2 (ja) | 画像処理方法及びその装置 | |
JP4165590B2 (ja) | 画像データ処理装置、画像表示装置、駆動画像データ生成方法、およびコンピュータプログラム | |
US7068286B2 (en) | Edge smoothing systems and methods | |
WO2020202746A1 (ja) | 情報処理装置及び情報処理方法、並びにコンピュータプログラム | |
JPH09319892A (ja) | 画像処理装置及びその処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070502 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |