JPS6312915A

JPS6312915A - エンコ−ダ用検出信号処理回路

Info

Publication number: JPS6312915A
Application number: JP61157063A
Authority: JP
Inventors: Kenzaburo Iijima; 健三郎飯島; Yoshinori Hayashi; 好典林
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-07-03
Filing date: 1986-07-03
Publication date: 1988-01-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、角度や位置などの変位を検出する磁気エン
コーグ等に用いて好適なエンコーダ用検出信号処理回路
に関する。

「従来の技術」第２図は従来の磁気ロータリーエンコーダに組み込まれ
た変位検出回路の一例を示すブロック図である。

この図において、１３はシャフトによって回転自在に支
持された円盤状の磁気記録媒体からなるスケールであり
、１４．１５はスケール１３とギャップを隔てて対向配
置された磁気センサである。

このスケール１３には、磁気センサ１４，１５と対向す
る円軌道に沿って波長λの正弦波の位置情報が磁化記録
されている。また磁気センサ１４゜１５は、スケール１
３上の磁界の強さに対応する信号を出力するもので、例
えば、磁気抵抗素子によって構成されている。ここで、
磁気センサ１５は、磁気センサ１４に対し１／４λ（９
０°）ずれろように配置されており、これにより、磁気
センサ１４．１５の間隔は（ｍ＋　１／４）λとなる（
ただし、ｍは正整数）ように設定されている。そして、
上述したことから判るように、磁気センサ１４から出力
される信号を正弦波とすれば、磁気センサ１５から出力
される信号は余弦波となる。したがって、磁化正弦波の
一周期の間隔（スケール１３の極から極までの磁化区間
、以下、磁化ピッチと呼ぶ）をθ＝θ〜２πとすれば、
磁気センサ１４および１５から各々出力される検出信号
はｓｉｎθおよびＣＯＳθとなる。

次に、１６．１７は、磁気センサ１４，１５から出力さ
れる検出信号ｓｉｎθ、ＣＯ８θを各々増幅する増幅器
である。１８．１９は増幅５１６．１７によって各々増
幅された磁気センサ１４，１５の検出信号を各々デジタ
ル信号に変換するＡ／Ｄ変換器であり、デジタル化した
ｓｉｎθおよびＣＯＳθをデジタル乗算器２０．２１の
一方の入力端に供給する。

乗算器２０．２１の出力信号は、各々デジタル減算器２
２の一方および他方の入力端に供給され、減算器２２の
出力信号はデジタル比較器２３に供給される。このデジ
タル比較器２３は、減算器２２の減算結果が０を超えて
いれば“ｌ”となり、０を超えていなければ“０”とな
るＵ／Ｉ）信号をカウンタ２４のアップダウン切換端子
Ｕ／ｉ’）に供給する。カウンタ２４は、クロック信号
ＣＫをカウントするものであり、アップダウン切換端子
Ｕ／Ｄに“１“信号が供給されるとアップカウント、“
０”信号が供給されるとダウンカウントを行う。次に、
２５は関数発生ＲＯＭであり、カウンタ２４のカウント
値Φに対応する正弦および余弦データを出力するもので
ある。すなわち、関数発生ＲＯＭ２５内には予めｓｉｎ
ΦおよびＣＯＳΦのデータが記憶されており、この記憶
されたデータがカウント値Φに応じて順次読み出される
ようになっている。そして、データｃｏｓΦがデジタル
乗算器２０の他方の入力端に供給され、デジタルｓｉｎ
Φがデジタル乗算器２１の他方の入力端に供給される。

上記構成によると、減算器２２の出力は、５ｉｎ（θ〜
Φ）となる。したがって、比較器２３は５ｉｎ（θ−Φ
）の値が正の場合はＵ／Ｉ）信号を“ｌ“、負の場合は
Ｕ／Ｄ信号を“０“とし、この結果、カウンタ２４のカ
ウント値Φは、５ｉｎ（θ−Φ）の符号に応じて増減す
る。上述した構成要素１８〜２５によって分割回路２８
が構成されている。

次に、３０．３１は、増幅器１６．１７で各々増幅され
た磁気センサ１４，１５の検出信号を所定のしきい値で
判定することにより、“ｌ”レベルと“０”レベルの２
値信号に変換する波形整形回路である。この場合、波形
整形回路３０．３１の出力信号Ｐ、、Ｐ、は、各々位相
がπ／２ずれた矩形波となり、磁気センサ１４，１５に
対してスケール１３が正方向に変位した場合は、パルス
Ｐ１が進み、負方向に変位しｒ二場合は、パルスＰ、が
進むようになっている。３３は磁気センサ１４，１５に
対するスケール１３の変位方向を判別する方向判別回路
であり、例えば、パルスＰ、の立ち上がり時におけろパ
ルスＰ、のレベルが“１”か“０”かによって方向を判
別するようになっている。この方向判別回路３３の出力
信号Ｓｗは、カウンタ３４のアップダウン切換端子Ｕ／
１５に供給されるとともに、外部に出力されるようにな
っている。カウンタ３４は、信号Ｓｗによってアップか
ダウンの切換を行いながら、パルスＰ１をカウントする
ようになっている。この場合、磁気センサ１４，１５に
対してスケール１３が正方向に変位しているときにアッ
プカウント、負方向に変位しているときにダウンカウン
トが行なわれるようになっている。また、スケール１３
が１回転する毎に、その基準位置において出力される０
魚信号Ｓｚが、波形整形回路３２を介した後に０点パル
スＰｚとなり、このＯ点パルスＰｚがカウンタ３４のリ
セット端子Ｒに供給されるようになっており、この結果
、カウンタ３４は、磁気センサ１４，１５が基準位置に
達する毎にリセットされる。したがって、カウンタ３４
のカウント値は、現在、磁気センサ１．ｉ、１５が対向
しているスケール１３上の位置と、基準位置との間にお
いて、磁気センサ１４，１ｓ上を通過したスケール１３
の磁化ピッチの数に対応した値となる。

そして、カウンタ３４の出力信号Ｎが変位データＤｏｕ
ｔの上位側ビットのデータを構成し、カウンタ２４のカ
ウント値Φが変位データＤ　ｏｕｔの下位側ビットのデ
ータを構成するようになっている。

上述した構成によれば、スケール１３が磁気センサ１４
，１５に対して正方向に変位すると、カウンタ３４はス
ケール１３のひとつの磁化ピッチが磁気センサ１４，１
５上を通過する毎にアップカウントを行って行き、この
カウント値が変位データＤ　ｏｕｔの上位側ビットに出
力される。したがって、変位データＤ　ｏｕｔの上位側
ビットをみれば、磁気センサ１４，１５上をスケール１
３の磁化ピッチがいくつ通過したか、すなわち、現時点
において、スケール１３の磁気センサ１４，１５と対向
している部分が、基準位置から何ピッチ目に位置してい
るかが判る。

また、磁気センサ１４，１５から出力される検出信号ｓ
ｉｎθ、ｃｏｓθは、各々増幅器１６．１７で増幅され
、Ａ／Ｄ変換器１８．１９によってデジタル信号に変換
された後、関数発生ＲＯＭ２５が出力する信号ｃｏｓΦ
、ｓｉｎΦと乗算され、この結果、乗算器２０．２１の
各出力信号はｓｉｎθ・ｃｏｓΦおよびＣＯＳθ・ｓｉ
ｎΦとなる。これらの乗算結果が減算器２２に供給され
、これにより減算器２２の出力信号は、ｓｉｎθ・ｃｏｓΦ−ｃｏｓθ・ｓｉｎΦ＝ｓｉｎ（θ
−Φ）・・・（１）となり、５ｉｎ（θ−Φ）が検出さ
れる。そして、この５ｉｎ（θ−Φ）の値の正負によっ
てカウンタ２１１のカウント値Φが増減し、このカウン
ト値Φに応じて関数発生ＲＯＭの出力ｓｉｎΦ、ｃｏｓ
Φが増減する。この結果、第２図に示す分割回路２８は
、５ｉｎ（θ−Φ）の値を０とするような、すなわち、
θ−Φとするようなフェイズロックドループとなる。

したがって、カウンタ２４のカウント値Φは、磁気セン
サ１４かひとつの磁化ピッチ内のどの位置にいるかを示
すデータとなる。この場合、カウンタ２４のビット数を
８〜１０ビツトとすれば、カウント値Φによる検出位置
分解能は、■磁化ピッチの一１／２５６〜Ｉ／２０４８
程度の精度となる。

このように、分割回路２８はひとつの磁化ピッチを電気
的に細かく分割して高精度の位置データを得るものであ
る。

「発明が解決しようとする問題点」ところで、上述した従来の変位検出回路においては、磁
気センサ１４，１５から各々出力された検出信号ｓｉｎ
θ、　ｃｏｓθが増幅器１６．１７で増幅された後、分
割回路２８に直接供給されろ構成であった。このため、
分割回路２８の変位検出精度が、磁気センサ１４，１５
の検出信号ｓｉｎθ、　ＣＯＳθの歪の影響を直接受け
て変動してしまうという問題点があった。例えば、磁気
記録媒体１３と磁気センサ１４，１５との間のギャップ
の変動等に起因して、磁気センサ１４，１５の検出信号
ｓｉｎθ。

ｃｏｓθに歪が発生した場合、この歪に伴って分割回路
２８による変位検出精度が変動してしまう。

この発明は上述した事情に鑑みてなされたもので、記録
媒体上から位置情報を検出するセンサから出力される検
出信号の歪低減を図ったエンコーダ用検出信号処理回路
を提供することを目的としている。

「問題点を解決するための手段」この発明は、正弦波の位置情報が記録された記録媒体が
相対的に変位した場合に、前記位置情報に対応した正弦
波および余弦波の検出信号を各々出力する第１および第
２のセンサを有し、これら第１および第２のセンサの検
出信号に基づいて前記記録媒体の相対的変位を検出する
エンコーダにおいて、前記第１および第２のセンサから
出力される検出信号を各々増幅する第１および第２の可
変利得増幅器と、前記第１および第２の可変利得増幅器
の出力を各々自乗する第１および第２の２乗回路と、前
記第１および第２の２乗回路の両川力を加算する加算器
と、前記加算器の出力が予め設定された基準値となるよ
うに、前記第１および第２の可変利得増幅器の利得を制
御する手段とを具備し、前記第１および第２の可変利得
増幅器の出力を後段の変位検出回路に供給することを特
徴としている。

「作用」第１および第２の可変利得増幅器の増幅率をＡとすると
、第１および第２のセンサから各々出力された正弦波お
よび余弦波の検出信号５ｉｎＯおよびｃｏｓθが、第１
および第２の可変利得増幅器で各々増幅されてＡｓ１ｎ
θおよびＡ　ｃｏｓθとなる。これら第１および第２の
可変利得増幅器の出力信号Ａｓ１ｎθおよびＡ　ｃｏｓ
θが、第１および第２の２乗回路で各々自乗され、さら
に加算器で加算されて、Ａ　”（ｓｉｎ”θ十Ｃｏｇ’
θ）となる。この場合、ｓｉｎ”θ＋ＣＯ８’θ−１で
あるから、加算器の出力信号はＡ′となる。そして、加
算器の出力信号Ａ！、すなわち第１および第２の可変利
得増幅器の出力レベルに対応した値が、予め設定された
基準値となるように第１および第２の可変利得増幅器の
利得が制御され、これにより、第１および第２の可変利
得増幅器の出力レベルが常に一定に保たれる。

「実施例」以下、図面を参照し、この発明の実施例について説明す
る。

第１図はこの発明の一実施例の構成を示すブロック図で
ある。

この図において、４０．４１は、磁気センサ１４および
１５から出力された検出信号を各々増幅する可変利得増
幅器である。これらの可変利得増幅器４０．４１によっ
て増幅された検出信号ｓｉｎθおよびｃｏｓθは、分割
回路２８（第２図参照）に供給されると共に、アナログ
２乗回路４２．４３に各々供給される。これら２東回路
４２．４３は可変利得増幅器４０．４１の出力を各々自
乗するもので、その演算結果はアナログ加算器４４の第
１入力端４４ａおよび第２入力端４４ｂに各々供給され
る。加算器４４はその第１入力端４４ａおよび第２入力
端４４ｂに供給される信号を加算するもので、その加算
結果はアナログ減算器４５の第１入力端４５ａに供給さ
れる。減算器４５は、その第２入力端４５ｂに供給され
た基準電圧Ｖ　ＲＥＦから、第１入力端４５ａに供給さ
れた信号を減算するもので、その減算結果は利得制御信
号Ｖ　ＡＧＣとして出力される。この場合、基準電圧Ｖ
ＲＥＦは予め任意の値に設定されている。またアナログ
減算器４５から出力された利得制御信号Ｖ　ＡＧＣは、
可変利得増幅器４０．４１の各利得制御入力端に供給さ
れ、各可変利得増幅器４０．４１は利得制御信号Ｖ　Ａ
ＧＣによって、その利得が制御されるようになっている
。この場合、利得制御信号Ｖ　ＡＧＣが正の場合におい
ては、その値に応じた量だけ各可変利得増幅器４０．４
１の利得が上がり、利得制御信号Ｖ　ＡＧＣが負の値の
場合においては、その値に応じた量だけ利得が下がるよ
うになっている。

上述した構成において、アナログ加算器４４と、アナロ
グ減算器４５は汎用のオペアンプ（演算増幅器）によっ
て構成されており、また、可変利得増幅器４０．４１と
、アナログ２乗回路４２．４３はアナログ乗算器によっ
て構成されている。

次に上述した構成の検出信号処理回路の動作について説
明する。

まず、可変利得増幅器４０．４１の電圧増幅率をＡとす
ると、磁気センサ１４．＋５から各々出力された検出信
号ｓｉｎθ、　ｃｏｓθ（θ＝０〜２π）は、可変利得
増幅器４０．４１によって各々増幅されてＡｓ１ｎθ、
Ａｃｏｓθとなる。次いで、可変利得増幅器４０．４１
の各出力信号Ａｓ１ｎθ、、Ａｃｏｓθが２乗口路４２
．４ｊで各々自乗されて％Ａ　’ｓｉｎ’θ。

Ａ’ｃｏｓ”Ｏとなり、これら２東回路４２．４３の両
画力が加算器４４で加算されＡ　”（ｓｉｎ”θ＋ｃｏ
ｓ　”θ）となる。ここで、ｓｉｎ”θ＋ｃｏｓ　”θ
−１であるから、加算器４４の出力信号はＡ２となり、
この出力信号Ａ″が減算器４５の第１入力端４５ａに供
給される。次いで、この減算器４５において、その第２
入力端４５ｂに供給されている基準電圧ＶＲＥＦから、
第１入力端４５ａに供給されている信号Ａ′が減算され
、この減算結果が制御信号Ｖ　ＡＧＣとして可変利得増
幅器４０．４１の各利得制御入力端に各々供給される。

これにより、各可変利得増幅器４０．４１の利得が、減
算器４５から供給される制御信号Ｖ　ＡＧＣによって制
御される。この場合、（基準電圧ｖ　ＲＥＦ）　＞　（
加算器４４の出力信号Ａ″）の場合、利得制御信号Ｖ　
ＡＧＣは正となり、各可変利得増幅器４０．４１の利得
は、利得制御信号Ｖ　ＡＧＣの値に応じて上げられる。

逆に、（加算器４４の出力電圧Ａ２）＞（基準電圧Ｖ　
ＲＥＦ）の場合、利得制御信号Ｖ　ＡＧＣは負となり、
各可変利得増幅器４０゜４１の利得は、利得制御信号Ｖ
　ＡＧＣの値に応じて下げられる。このように、加算器
４４の出力信号Ａ２、すなわち各可変利得増幅器４０．
４１の出力レベルに対応しｆこ値が、予め設定された基
準電圧Ｖ　ＲＥＦとなるように各可変利得増幅器４０．
４１の利得が制御され、これにより、各可変利得増幅器
４０．４１の出力レベルが常に一定に保たれる。

この場合、各可変利得増幅器４０．４１の出力レベルは
、基準電圧Ｖ　ＲＥＦを調整することにより、任意に設
定することができる。

ここで、第２図に示す従来の変位検出回路の増幅器１６
．１７から出力される正弦波および余弦波の信号を２値
化し、さらに２５６分割して得られたパルス信号に１〜
３％のパルス中の変動が発生している場合において、同
じ条件の下で、上述した一実施例を適用し、可変利得増
幅器４０．４１から出力される正弦波および余弦波の信
号を２値化し、２５６分割して得られたパルス信号を測
定した結果、そのパルス中の変動率は０．１−０゜３％
に抑えられていることか確認された。

なお、上述した一実施例においては、磁気ロータリーエ
ンコーダの変位検出回路に適用した場合を例にして説明
したが、これに限らず、光学式、電磁式、静電容量式な
どのロータリーエンコーダまたはリニアエンコーダの変
位検出回路に適用することも勿論可能である。

「発明の効果」以上説明したように、この発明によれば、正弦波の位置
情報が記録された記録媒体が相対的に変位した場合に、
前記位置情報に対応した正弦波および余弦波の検出信号
を各々出力する第１および第２のセンサを有し、これら
第１および第２のセンサの検出信号に基づいて前記記録
媒体の相対的変位を検出するエンコーダにおいて、前記
第１および第２のセンサから出力される検出信号を各々
増幅する第１および第２の可変利得増幅器と、前記第１
および第２のＩＩ変利得増幅器の出力を各々自乗する第
１および第２の２乗回路と、前記第１および第２の２乗
回路の両川力を加算する加算器と、前記加算器の出力が
予め設定された基準値となるように、前記第１および第
２の可変利得増幅器の利得を制御する手段とを設け、前
記第１および第２の可変利得増幅器の出力を後段の変位
検出回路に供給するようにしたので、第１および第２の
センサの検出信号に歪が生じた場合においても、第１お
よび第２の可変利得増幅器の出力レベルが常に一定に保
たれ、したがって、後段の変位検出回路の検出精度が、
第１および第２のセンサから出力される検出信号の歪の
影響を受けて変動してしまうことを防止することができ
るという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は従来の磁気ロータリーエンコーダに組み込まれ
た変位検出回路の構成を示すブロッ図である。１３・・・・・・スケール（記録媒体〕、１４．１５・
・・・・磁気センサ（第１．第２のセンナ）、４０．４
１　・・・・・可変利得増幅器、４２．４３・・・・・
・アナログ２乗回路、４４・・・・・・アナログ加算器
、４５・・目・・アナログ減算器。

Claims

【特許請求の範囲】

正弦波の位置情報が記録された記録媒体が相対的に変位
した場合に、前記位置情報に対応した正弦波および余弦
波の検出信号を各々出力する第１および第２のセンサを
有し、これら第１および第２のセンサの検出信号に基づ
いて前記記録媒体の相対的変位を検出するエンコーダに
おいて、前記第１および第２のセンサから出力される検
出信号を各々増幅する第１および第２の可変利得増幅器
と、前記第１および第２の可変利得増幅器の出力を各々
自乗する第１および第２の２乗回路と、前記第１および
第２の２乗回路の両出力を加算する加算器と、前記加算
器の出力が予め設定された基準値となるように、前記第
１および第２の可変利得増幅器の利得を制御する手段と
を具備し、前記第１および第２の可変利得増幅器の出力
を後段の変位検出回路に供給することを特徴とするエン
コーダ用検出信号処理回路。