JPS63124519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63124519A JPS63124519A JP27141286A JP27141286A JPS63124519A JP S63124519 A JPS63124519 A JP S63124519A JP 27141286 A JP27141286 A JP 27141286A JP 27141286 A JP27141286 A JP 27141286A JP S63124519 A JPS63124519 A JP S63124519A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- damage
- high temperature
- implanting
- high energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910002804 graphite Inorganic materials 0.000 claims description 2
- 239000010439 graphite Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract description 4
- 238000011084 recovery Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｌ８工の製造方法に関する。特に高集積化さ
れた半導体装置において有効である。
れた半導体装置において有効である。
本発明は、半導体基板に高エネルギーで不純物イオンを
注入した後、後工程の低温熱処理する前に、高温アニー
ル処理をして、注入ダメージによる不純物の増速拡散を
抑制することを特徴とする。
注入した後、後工程の低温熱処理する前に、高温アニー
ル処理をして、注入ダメージによる不純物の増速拡散を
抑制することを特徴とする。
従来に、マスクＲＯＭのデータの書き込み、Ｗｅ １１
形成などに、シリコン基板への高エネルギー注入を行っ
ていたが、その後には何ら処理もなく高エネルギー注入
でその工程を終えていた。
形成などに、シリコン基板への高エネルギー注入を行っ
ていたが、その後には何ら処理もなく高エネルギー注入
でその工程を終えていた。
シリコンへの高エネルキーイオン注入ハ、マス２８口Ｍ
のデータの書き込み、 Ｗｔｔｌｌ 形成などに用い
られるが、シリコン基板中に注入された不純物のグラフ
ァイトは後工程Ｏ熱処理及びアニール時に再分布をし％
２次結晶欠陥を発生させ、ＲＯＭデータを？き込むトラ
ンジスタの微細化、 Ｖｌｌｌ−Ｗｅｌｌ 間の微細
化を困難にし、ｂｓ工の高集積化、高信頼化を妨けて込
た。
のデータの書き込み、 Ｗｔｔｌｌ 形成などに用い
られるが、シリコン基板中に注入された不純物のグラフ
ァイトは後工程Ｏ熱処理及びアニール時に再分布をし％
２次結晶欠陥を発生させ、ＲＯＭデータを？き込むトラ
ンジスタの微細化、 Ｖｌｌｌ−Ｗｅｌｌ 間の微細
化を困難にし、ｂｓ工の高集積化、高信頼化を妨けて込
た。
本発明はかかる従来の欠点を補ない、高エネルギー不純
物イオン注入の再分布を抑制し、ＬＳＩの高集積化を可
能にすることを目的とする。
物イオン注入の再分布を抑制し、ＬＳＩの高集積化を可
能にすることを目的とする。
本発明では、高エネルギーイオン注入後％１０００℃以
上の熱処理ヲ行ない、イオン注入によるダメージを回復
後、後工程の低温熱処理を行なうため、低温熱処理時の
イオン注入ダメージによる増速拡散が生じない。
上の熱処理ヲ行ない、イオン注入によるダメージを回復
後、後工程の低温熱処理を行なうため、低温熱処理時の
イオン注入ダメージによる増速拡散が生じない。
以下実施列を用いて説明する。
第１図は、シリコン基板にボロンを室温にて５ｘｌＯ１
１ｃｆＩＩ″″３ドーズを１．５ＭｇＶ の高エネルギ
ー注入した場合の８００℃美分の低温熱処理後のキャリ
アプロファイルと本発明による１０００℃１０秒の高温
短時間熱処理後のキャリアプロファイルを示す。
１ｃｆＩＩ″″３ドーズを１．５ＭｇＶ の高エネルギ
ー注入した場合の８００℃美分の低温熱処理後のキャリ
アプロファイルと本発明による１０００℃１０秒の高温
短時間熱処理後のキャリアプロファイルを示す。
第一図から明らかなよりに、８００℃の低温熱処理では
、イオン注入ダメージが存在するため表面方向への再分
布が大きい、また同時に結晶の乱れが生じる。この増速
拡散と２次欠陥はリンのよりに重いイオン注入のほうが
大きい、一方１０００℃の高温熱処理では、イオン注入
のダメージ回復が速く、不純物の再分布は小さい、また
結晶の乱れも生じない、さらに１０００ ’Ｃ１０秒高
温熱処理後に、８００℃頒分の低温熱処理を行なっても
、ボロンの分布は、１０００℃１０秒後のプロファイル
を保ち、結晶の乱れもない、従って、本発明によれば、
高いエネルギーで不純物を注入した時の、イオン照射ダ
メージによる増速拡散及び２次欠陥の発生を最小限に抑
制できる。
、イオン注入ダメージが存在するため表面方向への再分
布が大きい、また同時に結晶の乱れが生じる。この増速
拡散と２次欠陥はリンのよりに重いイオン注入のほうが
大きい、一方１０００℃の高温熱処理では、イオン注入
のダメージ回復が速く、不純物の再分布は小さい、また
結晶の乱れも生じない、さらに１０００ ’Ｃ１０秒高
温熱処理後に、８００℃頒分の低温熱処理を行なっても
、ボロンの分布は、１０００℃１０秒後のプロファイル
を保ち、結晶の乱れもない、従って、本発明によれば、
高いエネルギーで不純物を注入した時の、イオン照射ダ
メージによる増速拡散及び２次欠陥の発生を最小限に抑
制できる。
以上説明したように本発明によれば、冒エネルギーイオ
ン注入不純物の再分布と２次欠陥を最小に抑制するため
、トランジスタやＷｅｔｌｌ −Ｗｅｌ１間の微細化を
可能にし、ＬＳＩの高集積化、高信頼性化を容易にする
半導体装置の製造方法を提供する。
ン注入不純物の再分布と２次欠陥を最小に抑制するため
、トランジスタやＷｅｔｌｌ −Ｗｅｌ１間の微細化を
可能にし、ＬＳＩの高集積化、高信頼性化を容易にする
半導体装置の製造方法を提供する。
第１図は１．５ Ｍ＃Ｖ 、 ５ＸＩＵ ｃｐｓ−”
ホＣ１７注入１−（０７二−ル後のキャリアブｏ７アイ
ル。 破線は８００℃加分の低温アニール後のプロファイル、
実線は１本発明による１ｏ００’ｃ１０秒アニール後の
プロファイル、なお１００ＯｃＩＯ秒アニールに続いて
８００’Ｃ２０分の低温アニールを行なっても実線のプ
ロファイルを保つ。 以 上
ホＣ１７注入１−（０７二−ル後のキャリアブｏ７アイ
ル。 破線は８００℃加分の低温アニール後のプロファイル、
実線は１本発明による１ｏ００’ｃ１０秒アニール後の
プロファイル、なお１００ＯｃＩＯ秒アニールに続いて
８００’Ｃ２０分の低温アニールを行なっても実線のプ
ロファイルを保つ。 以 上
Claims (1)
- 【特許請求の範囲】 １）半導体基板に６００ＫｅＶ〜１０ＭｅＶの高いエネ
ルギーで不純物イオン注入後、後工程の熱処理前に１０
００℃以上の高温アニール処理を行なうことを特徴とす
る半導体装置の製造方法。 ２）該高温アニール処理を、ランプまたはグラファイト
ヒータを用いて１０００℃以上の高温短時間アニールに
て行なうことを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271412A JP2527545B2 (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271412A JP2527545B2 (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124519A true JPS63124519A (ja) | 1988-05-28 |
| JP2527545B2 JP2527545B2 (ja) | 1996-08-28 |
Family
ID=17499683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271412A Expired - Lifetime JP2527545B2 (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527545B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0847078A1 (en) * | 1996-06-24 | 1998-06-10 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| EP1035565A2 (en) * | 1999-03-05 | 2000-09-13 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device including high-temperature heat treatment |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
| JPS58151020A (ja) * | 1982-03-04 | 1983-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS60175416A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1986
- 1986-11-14 JP JP61271412A patent/JP2527545B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
| JPS58151020A (ja) * | 1982-03-04 | 1983-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS60175416A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0847078A1 (en) * | 1996-06-24 | 1998-06-10 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| EP0847078A4 (en) * | 1996-06-24 | 2000-10-04 | Matsushita Electric Ind Co Ltd | MANUFACTURING METHOD OF SEMICONDUCTOR ARRANGEMENTS |
| US6251718B1 (en) | 1996-06-24 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| US6312981B1 (en) | 1996-06-24 | 2001-11-06 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| EP1035565A2 (en) * | 1999-03-05 | 2000-09-13 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device including high-temperature heat treatment |
| EP1035565A3 (en) * | 1999-03-05 | 2004-07-07 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device including high-temperature heat treatment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2527545B2 (ja) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| JP2527545B2 (ja) | 半導体装置の製造方法 | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JPS58180028A (ja) | 半導体ウエハの処理方法 | |
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPH0411736A (ja) | 半導体装置およびその製造方法 | |
| JPS6327063A (ja) | 半導体装置の製造方法 | |
| JPH03201535A (ja) | 半導体装置とその製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 | |
| JPS58178561A (ja) | 半導体装置の製造方法 | |
| JP2618965B2 (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| CN114496760A (zh) | 一种mos晶体管的形成方法 | |
| JP2689966B2 (ja) | 半導体装置の製造方法 | |
| JPS63227046A (ja) | 半導体装置の製造方法 | |
| JPH0529243A (ja) | 半導体装置の製造方法 | |
| JPS63164313A (ja) | 半導体装置の製造方法 | |
| JPS5840864A (ja) | 半導体装置の製造方法 | |
| JPH0479216A (ja) | Ｍｉｓ型半導体装置の製造方法 |