JPS6312410Y2 - - Google Patents

Info

Publication number
JPS6312410Y2
JPS6312410Y2 JP3851182U JP3851182U JPS6312410Y2 JP S6312410 Y2 JPS6312410 Y2 JP S6312410Y2 JP 3851182 U JP3851182 U JP 3851182U JP 3851182 U JP3851182 U JP 3851182U JP S6312410 Y2 JPS6312410 Y2 JP S6312410Y2
Authority
JP
Japan
Prior art keywords
input
output
derivation
signal
switch means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3851182U
Other languages
English (en)
Other versions
JPS58141433U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3851182U priority Critical patent/JPS58141433U/ja
Publication of JPS58141433U publication Critical patent/JPS58141433U/ja
Application granted granted Critical
Publication of JPS6312410Y2 publication Critical patent/JPS6312410Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Moving Of The Head For Recording And Reproducing By Optical Means (AREA)

Description

【考案の詳細な説明】 本考案は光学式デイスクプレーヤのピツクアツ
プ制御用ICに採用して有効なピツクアツプ制御
回路に関する。
光学式デイスクプレーヤは、コンパクト化の要
請に応えて、光源に半導体レーザを採用すると共
に、ピツクアツプが従来為していた3種類の制御
のうちジツタ制御を電気的に処理して光学的制御
を2種類にする傾向にあり、光学系を有するピツ
クアツプは相当コンパクトに構成されつつある。
これらのピツクアツプが為すフオーカス制御とト
ラツキング制御の各制御出力は、従来第1図に図
示する様なピツクアツプ制御用ICより発せられ
る。このICは7個の入力端子と2個の出力端子
を配し、両出力端子に出力されるべき制御信号を
状態に応じて選択増幅しており、初期状態に於
て、まず第3入力端子I3に制御出力の発生を禁止
するハイレベル出力を入力して、第1・第2アナ
ログスイツチ1,2を開放しておき、第1入力端
子I1に対物レンズLを光軸方向に低速(2秒周
期)で強制振動せしめる正弦波出力(フオーカス
サーチ信号)を入力して第1ドライブ回路3を介
して第1出力端子O1に出力を発する。この様に
してフオーカスコイルFcが対物レンズLを光軸
方向に大きく振動せしめることにより、再生信号
検出手段の検出出力カレベルが最大となる合焦点
位置を検出する(フオーカスサーチ動作)。この
合焦点状態を検出すると同時に前記第3入力端子
I3に制御出力の発生を許容するローレベル出力が
入力され、前記第1・第2アナログスイツチ1,
2が閉路される。従つて、第2入力端子I2に入力
されるフオーカス誤差検出信号は、第1位相補償
回路4と第1ドライブ回路3を介してフオーカス
制御出力を第1出力端子O1に導出し、第5入力
端子I5に入力されるトラツキング誤差信号は、第
2位相補償回路5と第2ドライブ回路6を介して
トラツキング制御出力を第2出力端子O2に導出
し、トラツキングコイルTcにより対物レンズL
を光軸とは直交するデイスクの径方向に変位せし
めている。従つて、このフオーカス制御とトラツ
キング制御により記録トラツクを連続的に再生可
能にしている。更にこのICは、ピツクアツプを
記録トラツクの所定位置に留めたり、所定位置に
アクセスするため、トラツクを強制飛越せしめる
トラツクジヤンプ出力を第2出力端子O2に導出
せしめており、停止モードでは第4入力端子I4
トラツキング出力の発生を禁止するハイレベル出
力が入力されると、同時に第7入力端子I7にパル
スが入力されることにより、前記第2アナログス
イツチ2が開放されると同時にパルス発生回路7
より第2ドライブ回路を介してバツクジヤンプパ
ルスが導出せしめられる。このバツクジヤンプパ
ルスによつて対物レンズはデイスクの内方に向つ
て移動せしめられ、この移動を所定時間後に強制
停止せしめるため、第6入力端子I6にパルスを入
力して前記パルス発生回路7より前記第2ドライ
ブ回路6を介してホワードパルスを導出して、対
物レンズを逆駆動している。このホワードパルス
発生と同時に前記第4入力端子I4への入力は再び
ローレベルとなりトラツキング制御状態に陥る。
上述する様に機能する従来のICは、前述する
様に入力端子と出力端子数に相当する端子ピンを
9本必要とする。これらの端子ピンに対応する第
3・第4・第6・第7入力端子I3,I4,I6,I7
対する入力信号レベルは2値であつて、これらの
入力信号はマイクロコンピユータによつて形成す
ることが有利である。また、第1端子I1に入力す
る信号に付いても方形波を積分した様な出力によ
つて代用でき、IC内に積分回路させ設ければ、
第1入力端子I1もマイクロコンピユータに継ぐこ
とができる。しかし、この様にICの入力端子に
マイクロコンピユータの出力を入力する場合に
は、ICの入力端子数が少ない方がマイクロコン
ピユータの出力を有効利用できる点で有利であ
る。
そこで、本考案は、ピツクアツプ制御用ICの
入力端子数を減じ、マイクロコンピユータの出力
を有効利用した新規且つ有効なピツクアツプ制御
回路を具体的に提案するものである。
以下、本考案を図示せる一実施例に従い説明す
る。本実施例は、合焦点位置を検出する初期状態
に於てトラツクジヤンプをすることがない点、及
び対物レンズLを光軸方向に振動せしめる出力
(フオーカスサーチ信号)が方形波を積分するこ
とによつても得られる点に鑑み、第1入力端子I1
に、対物レンズLを強制振動させるための方形波
出力と、トラツクをジヤンプする期間中トラツキ
ング制御信号の発生を禁止する出力とを入力する
ことにより、入力端子を減じたものである。第2
図は、本実施例のIC回路を示し、第1図の従来
回路と同一構成要素に付いては同一番号を付して
いる。まず、本実施例は、フオーカス制御とトラ
ツキング制御を禁ずるハイレベル出力が入力され
第1・第2アナログスイツチ1,2を開路する一
方、第3アナログスイツチ8を閉路しており、第
1端子I1に入力される方形波が積分回路9により
三角波に変更され第1ドライブ回路3を介して第
1出力端子O1に導出され、この三角波(フオー
カスサーチ信号)により対物レンズが光軸方向に
強制振動せしめられる。この強制振動の間に合焦
点状態を検出すると、第3入力端子I3に対する入
力がローレベルとなり、第1・第2アナログスイ
ツチ1,2が閉路され、第3アナログスイツチ8
が開路され、強制振動に代えてフオーカス制御と
トラツキング制御が為される。一方本実施例に於
て、トラツクジヤンプを為す場合は、第1入力端
子I1にはトラツキング制御を禁ずるハイレベル出
力が入力され、前記第2アナログスイツチ2を開
放せしめる。この開放と同時に第7入力端子I7
パルスを入力してバツクパルスを第2出力端子I2
に導出して対物レンズをデイスク内方に駆動し、
第1入力端子I1を再びローレベルにして前記第2
アナログスイツチ2を閉じる直前に前記第6入力
端子I6に入力するパルスによりフオワードパルス
を発して対物レンズを逆駆動することによりトラ
ツクジヤンプを終了する。尚通常再生時のフオー
カス制御とトラツキング制御については前述する
従来例と同一であり、従来回路と同一構成要素に
付いては同一図番を付して動作説明を割愛する。
よつて、本案実施例によれば、合焦点位置検出
に際して前記第1入力端子I1に1秒間隔でレベル
反転する方形波を入力することにより積分回路9
より積分出力を導出するが、第2アナログスイツ
チ2は前記第3入力端子I3に入力されるハイレベ
ル出力によつて常開状態にあり、第2アナログス
イツチ2には誤動作は生じない。また、トラツク
ジヤンプに際して前記第1入力端子I1に入力され
る所定時間幅のハイレベル出力は前記第2アナロ
グスイツチ2を開放せしめるものの、第3アナロ
グスイツチ8が開放されているため積分入力とは
されない。従つて本実施例は第1入力端子I1を動
作モードに応じて2種類の信号を入力して、異な
る目的即ち、レンズの強制振動と、トラツキング
補正出力の阻止、に利用するため、従来回路が有
する第5入力端子を解消し、接続するマイクロコ
ンピユータの出力端子を4本に削減できる。
尚、上述する説明中のトラツクジヤンプは、再
生位置を所定位置に留めるため一定周期でトラツ
クを遡る動作を例に採つて説明したが、反対の方
向にトラツクジヤンプをして所定再生位置にピツ
クアツプをアクセスする場合には、第6入力端子
I6と第7入力端子I7に入力するパルスの印加順序
を逆にするば良いことは白明である。
上述する様に、本考案によれば一つの入力信号
(方形波信号)をフオーカスサーチ信号とトラツ
クジヤンプ時に於ける通常のトラツキング制御を
禁止する信号に共用する構成としたのでマイクロ
コンピユータに接続する入力端子の数を減じてマ
イクロコンピユータの出力を有効利用することが
でき、その効果は大である。
【図面の簡単な説明】
第1図は従来のピツクアツプ制御用ICの回路
図、第2図は本考案の一実施例に係るピツクアツ
プ制御用ICの回路図をそれぞれ示す。 主な図番の説明、I1,I2,I3,I5,I6,I7……入
力端子、O1,O2……第1・第2出力端子、9…
…積分回路、8……スイツチ手段(第3アナログ
スイツチ)。

Claims (1)

  1. 【実用新案登録請求の範囲】 フオーカス誤差信号に基くフオーカス制御出力
    の導出・非導出を制御する第1スイツチ手段と、
    トラツキング誤差信号に基くトラツキング制御出
    力の導出・非導出を制御する第2スイツチ手段
    と、入力される方形波信号をフオーカスサーチ信
    号に変換する積分回路と、前記方形波信号に基く
    フオーカスサーチ信号の導出・非導出を制御する
    第3スイツチ手段とを設け、 フオーカスサーチ時に於いて、入力される信号
    により前記第1、第2スイツチ手段を開放すると
    共に前記第3スイツチ手段を閉成してフオーカス
    サーチ信号の導出を可能とし、 トラツクジヤンプ時に於いて、前記方形波信号
    により前記第2スイツチ手段を開放することによ
    りトラツキング誤差信号に基くトラツキング制御
    出力の導出を禁止する構成としたピツクアツプ制
    御回路。
JP3851182U 1982-03-17 1982-03-17 ピツクアツプ制御回路 Granted JPS58141433U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3851182U JPS58141433U (ja) 1982-03-17 1982-03-17 ピツクアツプ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3851182U JPS58141433U (ja) 1982-03-17 1982-03-17 ピツクアツプ制御回路

Publications (2)

Publication Number Publication Date
JPS58141433U JPS58141433U (ja) 1983-09-22
JPS6312410Y2 true JPS6312410Y2 (ja) 1988-04-09

Family

ID=30049845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3851182U Granted JPS58141433U (ja) 1982-03-17 1982-03-17 ピツクアツプ制御回路

Country Status (1)

Country Link
JP (1) JPS58141433U (ja)

Also Published As

Publication number Publication date
JPS58141433U (ja) 1983-09-22

Similar Documents

Publication Publication Date Title
JPS58128031A (ja) デイスク再生装置
JPH01102783A (ja) トラックジャンプ回路
JPS6312410Y2 (ja)
US6674694B1 (en) Light-pickup device applied to a recording and/or reproduction device for an optical disk inluding a detection circuit that generates a focus zero cross signal
KR950014832B1 (ko) 광학식 디스크재생장치의 촛점서어보이득 조정회로
JP2544393B2 (ja) ピックアップ素子の変位修正サ−ボ装置
JPS60261035A (ja) 光学式情報記録再生装置
JPH056572Y2 (ja)
JP2577209B2 (ja) フオ−カスサ−ボ装置
JPS6089836A (ja) デイスクレコ−ド再生装置のトラツキング制御回路
JPH0424782B2 (ja)
JPH01119922A (ja) 光学式ディスク再生装置のフォーカスサーチ回路
JPS61170936A (ja) 制御装置
JPS6148134A (ja) 光デイスク装置
JPH08329479A (ja) 位置検出器及び位置制御装置
JPS6122444A (ja) 光学式デイスク再生装置
JPH03272030A (ja) ディスク再生装置
JPH04281242A (ja) 光磁気記録装置
JPS61276133A (ja) トラツク飛び越し制御回路
JPH07296398A (ja) ディスク再生システムのトラッキング制御装置
JPH11232660A (ja) 高速サーチ時における対物レンズ振れ防止のためのトラッキングサーボ制御方法及び装置
JPH07192274A (ja) フォーカス引込み装置
JPH02260134A (ja) ディスク再生装置のトラッキングサーボ回路
JP2002190120A (ja) フォーカス移動装置およびフォーカス移動方法
JPH0640391B2 (ja) フオ−カスサ−ボ装置