JPS63123120A - ウインド−表示回路 - Google Patents
ウインド−表示回路Info
- Publication number
- JPS63123120A JPS63123120A JP61270087A JP27008786A JPS63123120A JP S63123120 A JPS63123120 A JP S63123120A JP 61270087 A JP61270087 A JP 61270087A JP 27008786 A JP27008786 A JP 27008786A JP S63123120 A JPS63123120 A JP S63123120A
- Authority
- JP
- Japan
- Prior art keywords
- display
- control
- memory plane
- window
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 210000004556 brain Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表示回路に関し、特に簡単な構成でありながら
、表示自由度を高めたウィンドー表示回路に関するもの
である。
、表示自由度を高めたウィンドー表示回路に関するもの
である。
第6図は、パーソナルコンピュータに使用されているグ
ラフィック用の表示回路を示すブロック図である。同図
において、■は表示のためのグラフィックデータが格納
されている表示メモリブレーンであって、その記憶容量
は例えばCRT (陰極線管)を用いた表示部における
1画面の表示量よりも多くの情報を格納することが出来
るようになっている。そして、表示制御部2がアドレス
バスABを介して、目的とする表示範囲のアドレスデー
タを表示メモリプレーン1に順次供給して読み出し処理
を行うことにより、このアドレスデータによって指定さ
れた範囲内のグラフィックデータが読み出され、このグ
ラフィックデータがデータバスDBを介して図示しない
表示部に供給されることによって、グラフインク表示が
行われるようになっている。
ラフィック用の表示回路を示すブロック図である。同図
において、■は表示のためのグラフィックデータが格納
されている表示メモリブレーンであって、その記憶容量
は例えばCRT (陰極線管)を用いた表示部における
1画面の表示量よりも多くの情報を格納することが出来
るようになっている。そして、表示制御部2がアドレス
バスABを介して、目的とする表示範囲のアドレスデー
タを表示メモリプレーン1に順次供給して読み出し処理
を行うことにより、このアドレスデータによって指定さ
れた範囲内のグラフィックデータが読み出され、このグ
ラフィックデータがデータバスDBを介して図示しない
表示部に供給されることによって、グラフインク表示が
行われるようになっている。
また、キャラクタ表示を行う場合には、第7図に示す表
示メモリプレーン1にキャラクタ−を格納しておき、表
示制御部2から出力されるアドレスデータによって、目
的とする範囲をアドレスすることによってキャラクタデ
ータの読み出しを行う。このようにして読み出されたキ
ャラクタデータは、データバスDBを介してキャラクタ
ジェネレータ3に供給されることにより、対応するキャ
ラクタパターンを表示するためのキャラクタパターンデ
ータに変換されて図示しない表示部に供給されるように
なっている。
示メモリプレーン1にキャラクタ−を格納しておき、表
示制御部2から出力されるアドレスデータによって、目
的とする範囲をアドレスすることによってキャラクタデ
ータの読み出しを行う。このようにして読み出されたキ
ャラクタデータは、データバスDBを介してキャラクタ
ジェネレータ3に供給されることにより、対応するキャ
ラクタパターンを表示するためのキャラクタパターンデ
ータに変換されて図示しない表示部に供給されるように
なっている。
ここで、上記グラフインク表示またはキャラクタ表示に
おいてウィンドー表示を行わせる場合には、各ウィンド
ー表示部分を担当するウィンドー−処理部を設けて表示
を行わせている。
おいてウィンドー表示を行わせる場合には、各ウィンド
ー表示部分を担当するウィンドー−処理部を設けて表示
を行わせている。
しかしながら、上記従来のウィンドー表示回路において
は、表示ウィンドー数に相当するウィンドー処理部が必
要になることから、ウィンドー数に応じて大規模となり
、集積回路化しても4面程度を表示させるのが限界であ
った。また、ウィンドー処理部は複雑な処理を必要とす
ることから、その回路構成も複雑となって高価なものと
なってしまう等の種々問題点を有している。
は、表示ウィンドー数に相当するウィンドー処理部が必
要になることから、ウィンドー数に応じて大規模となり
、集積回路化しても4面程度を表示させるのが限界であ
った。また、ウィンドー処理部は複雑な処理を必要とす
ることから、その回路構成も複雑となって高価なものと
なってしまう等の種々問題点を有している。
従って、本発明は上記問題点を解消するためになされた
ものであって、簡単で安価な構成でありながら、多数の
ウィンドー表示を容易に行うことができるウィンドー表
示回路を提供することを目的とする。
ものであって、簡単で安価な構成でありながら、多数の
ウィンドー表示を容易に行うことができるウィンドー表
示回路を提供することを目的とする。
本発明によるウィンドー表示回路は、表示データが格納
される表示メモリプレーンと、この表示メモリプレーン
の各番地に応じたメモリ番地を有するコントロールメモ
リプレーンと、前記表示メモリプレーン上における目的
とする表示範囲内のアドレスを順次指定して前記コント
ロールメモリプレーンに格納されているコントロールデ
ータの読み出しを行う表示制御部と、この表示制御部か
ら出力されるアドレスデータに前記コントロールメモリ
ープレーンから読み出されたコントロールデータを加算
し、この加算出力を表示メモリプレーンにアドレス信号
として供給することにより表示データの読み出しを行わ
せる加算器とを設け、前記コントロールメモリプレーン
の各番地には、表示データが格納されている番地との差
値をコントロールデータとして格納するものである。
される表示メモリプレーンと、この表示メモリプレーン
の各番地に応じたメモリ番地を有するコントロールメモ
リプレーンと、前記表示メモリプレーン上における目的
とする表示範囲内のアドレスを順次指定して前記コント
ロールメモリプレーンに格納されているコントロールデ
ータの読み出しを行う表示制御部と、この表示制御部か
ら出力されるアドレスデータに前記コントロールメモリ
ープレーンから読み出されたコントロールデータを加算
し、この加算出力を表示メモリプレーンにアドレス信号
として供給することにより表示データの読み出しを行わ
せる加算器とを設け、前記コントロールメモリプレーン
の各番地には、表示データが格納されている番地との差
値をコントロールデータとして格納するものである。
このように構成されたウィンドー表示回路においては、
コントロールメモリプレーンが表示制御部から出力され
るアドレス信号によりアクセスされてコントロールデー
タが読み出され、このコントロールデータが加算器にお
いて前記表示制御部から出力されるアドレス信号と加算
されることにより表示メモリプレーンをアクセスするた
めのアドレス信号とするものである。そして、表示メモ
リプレーンのウィンドー表示を行いたいエリアに対応し
たコントロールメモリプレーンの対応エリア部分に、表
示メモリプレーン上のウィンドー表示エリアとこのウィ
ンドー表示エリアに表示させようとする表示データが格
納されているエリアとの間のアドレスの差値をそれぞれ
格納し、他の部分は零値とする。このようにすると、零
値が格納されている部分は、表示制御部から出力される
アドレス信号そのものが加算器から出力されて表示メモ
リプレーンをアクセスすることになり、これに伴って通
常の表示が行われることになる。次に、表示制御部によ
って、コントロールメモリプレーンの零値以外が格納さ
れている部分がアクセスされると、この部分に格納され
ている値が表示制御部から出力されるアドレス信号に加
算されたものが表示メモリプレーンに対するアドレスと
なって、該部分に格納されている表示データがウィンド
ーエリアに表示されることになる。従って、コントロー
ルメモリプレーンに格納するコントロールデータによっ
て、任意のエリアに任意数のウィンドー表示が容易に行
えることになる。
コントロールメモリプレーンが表示制御部から出力され
るアドレス信号によりアクセスされてコントロールデー
タが読み出され、このコントロールデータが加算器にお
いて前記表示制御部から出力されるアドレス信号と加算
されることにより表示メモリプレーンをアクセスするた
めのアドレス信号とするものである。そして、表示メモ
リプレーンのウィンドー表示を行いたいエリアに対応し
たコントロールメモリプレーンの対応エリア部分に、表
示メモリプレーン上のウィンドー表示エリアとこのウィ
ンドー表示エリアに表示させようとする表示データが格
納されているエリアとの間のアドレスの差値をそれぞれ
格納し、他の部分は零値とする。このようにすると、零
値が格納されている部分は、表示制御部から出力される
アドレス信号そのものが加算器から出力されて表示メモ
リプレーンをアクセスすることになり、これに伴って通
常の表示が行われることになる。次に、表示制御部によ
って、コントロールメモリプレーンの零値以外が格納さ
れている部分がアクセスされると、この部分に格納され
ている値が表示制御部から出力されるアドレス信号に加
算されたものが表示メモリプレーンに対するアドレスと
なって、該部分に格納されている表示データがウィンド
ーエリアに表示されることになる。従って、コントロー
ルメモリプレーンに格納するコントロールデータによっ
て、任意のエリアに任意数のウィンドー表示が容易に行
えることになる。
第1図は、本発明によるウィンドー表示回路の一実施例
を示すブロック図であって、第6図と同一部分は同記号
を用いて、その説明を省略しである。同図において、4
はコントロールメモリプレーンであって、表示メモリプ
レーン1と一致する番地を有するとともに、表示メモリ
プレーン1における表示エリア内の番地を順次指定する
アドレス信号によってアクセスされるようになっている
。
を示すブロック図であって、第6図と同一部分は同記号
を用いて、その説明を省略しである。同図において、4
はコントロールメモリプレーンであって、表示メモリプ
レーン1と一致する番地を有するとともに、表示メモリ
プレーン1における表示エリア内の番地を順次指定する
アドレス信号によってアクセスされるようになっている
。
5は加算器であって、表示制御部2から出力されるアド
レス信号とコントロールメモリプレーン4 、から出
力されるコントロールデータとを加算し、この加算値を
アドレス信号として表示メモリプレーンに供給してアク
セスする加算器である。そして、この場合におけるコン
トロールメモリプレーン4には、ウィンドー表示を行い
たいエリア部分に、目的とするウィンドー表示内容が格
納されている部分とのアドレス信号の差値(番地差)が
格納される。
レス信号とコントロールメモリプレーン4 、から出
力されるコントロールデータとを加算し、この加算値を
アドレス信号として表示メモリプレーンに供給してアク
セスする加算器である。そして、この場合におけるコン
トロールメモリプレーン4には、ウィンドー表示を行い
たいエリア部分に、目的とするウィンドー表示内容が格
納されている部分とのアドレス信号の差値(番地差)が
格納される。
このように構成されたウィンドー表示回路において、例
えばコントロールメモリプレーン4の内容をすべて零に
セントしておくと、このコントロールメモリプレーン4
から出力されるコントロールデータの値は常に零となる
。従って、表示制御部2から出力されるアドレス信号に
、コントロールメモリプレーン4から読み出されたコン
トロールデータを加算する加算器5の出力値は常に表示
制御部2から出力されるアドレスデータの値と等しくな
る。そして、この加算器5の出力信号は、表示メモリプ
レーン1にアドレス信号として供給されることになる。
えばコントロールメモリプレーン4の内容をすべて零に
セントしておくと、このコントロールメモリプレーン4
から出力されるコントロールデータの値は常に零となる
。従って、表示制御部2から出力されるアドレス信号に
、コントロールメモリプレーン4から読み出されたコン
トロールデータを加算する加算器5の出力値は常に表示
制御部2から出力されるアドレスデータの値と等しくな
る。そして、この加算器5の出力信号は、表示メモリプ
レーン1にアドレス信号として供給されることになる。
従って、表示メモリプレーン1は、表示制御部2の出力
アドレスと同一のアドレス信号によってアクセスされる
ことから、第6図で示した場合と同様に、表示制御部2
によって指定された表示メモリプレーン1のエリアに格
納されている表示データが読み出されて、図示しない表
示部に表示されることになる。
アドレスと同一のアドレス信号によってアクセスされる
ことから、第6図で示した場合と同様に、表示制御部2
によって指定された表示メモリプレーン1のエリアに格
納されている表示データが読み出されて、図示しない表
示部に表示されることになる。
次に、ウィンドー表示を行う場合には、表示メモリプレ
ーンI上のウィンドー表示を行わせようとするエリアに
対応するコントロールメモリプレーン4上のエリアのみ
に、コントロールデータXを記憶させる。この状態にお
いて、表示制御部2が例えば第2図に示すように、表示
メモリプレーン1上の表示エリアA内を順次指定するア
ドレス信号を順次出力すると、このアドレス信号はコン
トロールメモリプレーン4の対応するエリアを順次アク
セスして、コントロールデータの読み出しを行う。ここ
で、表示エリアAにおけるウィンドー表示エリアB以外
のC部分に対応するコントロールメモリプレーン4の部
分は、その部分に格納されているコントロールデータが
すべて零にセットされていることから、加算器5から出
力されるアドレスデータは、上述した場合と同様に表示
制御部2から出力されるアドレスデータの値と同一にな
る。従って、表示メモリプレーン1は、表示制御部2か
ら出力されるアドレス信号と等価な加算器5の出力信号
によって、表示エリアAにおけるウィンドー表示エリア
B以外のC部分が読み出されて、図示しない表示部に表
示されることになる。
ーンI上のウィンドー表示を行わせようとするエリアに
対応するコントロールメモリプレーン4上のエリアのみ
に、コントロールデータXを記憶させる。この状態にお
いて、表示制御部2が例えば第2図に示すように、表示
メモリプレーン1上の表示エリアA内を順次指定するア
ドレス信号を順次出力すると、このアドレス信号はコン
トロールメモリプレーン4の対応するエリアを順次アク
セスして、コントロールデータの読み出しを行う。ここ
で、表示エリアAにおけるウィンドー表示エリアB以外
のC部分に対応するコントロールメモリプレーン4の部
分は、その部分に格納されているコントロールデータが
すべて零にセットされていることから、加算器5から出
力されるアドレスデータは、上述した場合と同様に表示
制御部2から出力されるアドレスデータの値と同一にな
る。従って、表示メモリプレーン1は、表示制御部2か
ら出力されるアドレス信号と等価な加算器5の出力信号
によって、表示エリアAにおけるウィンドー表示エリア
B以外のC部分が読み出されて、図示しない表示部に表
示されることになる。
次に、表示制御部2から出力されるアドレス信号が、第
2図に示すウィンドー表示エリアBに達すると、コント
ロールメモリプレーン4からはコントロールデータXが
読み出されることになる。
2図に示すウィンドー表示エリアBに達すると、コント
ロールメモリプレーン4からはコントロールデータXが
読み出されることになる。
そして、このコントロールデータXは、加算器5におい
て表示器2から出力されるアドレスデータに加算され、
この加算値がアドレス信号として表示メモリプレーン1
にアクセスする。つまり、第2図に示すウィンドー表示
エリアBに対するドレス信号が表示制御部2から出力さ
れると、このアドレス信号にコントロールデータXが加
算されたアドレス信号が出力されて表示メモリプレーン
1をアドレスすることになる。この結果、表示制御部2
はウィンドー表示エリアBをアクセスすることにより、
この部分にアドレス値がXだけ加算された第2図にBX
として示すエリア部分の表示データがウィンドー表示デ
ータとして読み出されて、ウィンドー表示エリアBにウ
ィンドー表示されることになる。
て表示器2から出力されるアドレスデータに加算され、
この加算値がアドレス信号として表示メモリプレーン1
にアクセスする。つまり、第2図に示すウィンドー表示
エリアBに対するドレス信号が表示制御部2から出力さ
れると、このアドレス信号にコントロールデータXが加
算されたアドレス信号が出力されて表示メモリプレーン
1をアドレスすることになる。この結果、表示制御部2
はウィンドー表示エリアBをアクセスすることにより、
この部分にアドレス値がXだけ加算された第2図にBX
として示すエリア部分の表示データがウィンドー表示デ
ータとして読み出されて、ウィンドー表示エリアBにウ
ィンドー表示されることになる。
このように、コントロールメモリプレーン4に零値以外
のコントロールデータを格納させたエリアの表示メモリ
プレーン1に対応した部分がウィンドー表示エリアとな
り、このコントロールデータの値がこのウィンドー表示
エリアとウィンドー表示データの格納部分とのアドレス
データに対する差異となる。従って、目的とするウィン
ドー表示エリアに対応するコントロールメモリプレーン
4のエリア部分に、それぞれ目的とするウィンドー表示
エリアが格納されているアドレス部分との差値をその同
一エリア内を同一値として記憶させるのみで、所望の範
囲をウィンドーエリアと定め、このウィンドーエリア内
に表示メモリプレーンに格納されている所望の表示デー
タをウィンドー表示させることが可能として、このウィ
ンドーエリアの数には何ら制限を受けることがな(、理
論的にはグラフィック表示におけるピクセル数までが可
能になる。つまり、第3図に示すように、表示メモリプ
レーン1上における目的とするウィンドーエリアB+
、By= 、Bsに対応コントロールメモリブレーン4
上のエリアに、この各ウィンドーー表示エリアB+ 、
Bz、Bzに表示させようとする表示データが格納され
ているアドレス値との差値をその同一エリア内を同一値
として格納すれば良いことになる。また、この場合にお
いては、各ウィンドー表示エリアに対する表示内容は、
それぞれ独自に設定されることから、同一内容を複数ウ
ィンドー表示エリアに表示したり、一部のみを同一とし
た状態のウィンドー表示等の種々態様のウィンドー表示
が極めて容易に行えることになる。
のコントロールデータを格納させたエリアの表示メモリ
プレーン1に対応した部分がウィンドー表示エリアとな
り、このコントロールデータの値がこのウィンドー表示
エリアとウィンドー表示データの格納部分とのアドレス
データに対する差異となる。従って、目的とするウィン
ドー表示エリアに対応するコントロールメモリプレーン
4のエリア部分に、それぞれ目的とするウィンドー表示
エリアが格納されているアドレス部分との差値をその同
一エリア内を同一値として記憶させるのみで、所望の範
囲をウィンドーエリアと定め、このウィンドーエリア内
に表示メモリプレーンに格納されている所望の表示デー
タをウィンドー表示させることが可能として、このウィ
ンドーエリアの数には何ら制限を受けることがな(、理
論的にはグラフィック表示におけるピクセル数までが可
能になる。つまり、第3図に示すように、表示メモリプ
レーン1上における目的とするウィンドーエリアB+
、By= 、Bsに対応コントロールメモリブレーン4
上のエリアに、この各ウィンドーー表示エリアB+ 、
Bz、Bzに表示させようとする表示データが格納され
ているアドレス値との差値をその同一エリア内を同一値
として格納すれば良いことになる。また、この場合にお
いては、各ウィンドー表示エリアに対する表示内容は、
それぞれ独自に設定されることから、同一内容を複数ウ
ィンドー表示エリアに表示したり、一部のみを同一とし
た状態のウィンドー表示等の種々態様のウィンドー表示
が極めて容易に行えることになる。
第4図は、キャラクタ表示に適用した場合であうで、こ
の場合における表示メモリプレーン1には、各キャラク
タのコードが記憶されていることから、このコードを対
応するキャラクタパターンデータに変換するキャラクタ
ジェネレータ3が必要になる他は、第1図で示した場合
と同様の構成および動作となり、その表示は第5図で示
すようになる。
の場合における表示メモリプレーン1には、各キャラク
タのコードが記憶されていることから、このコードを対
応するキャラクタパターンデータに変換するキャラクタ
ジェネレータ3が必要になる他は、第1図で示した場合
と同様の構成および動作となり、その表示は第5図で示
すようになる。
以上説明したように、本発明によるウィンドー表示回路
においては、通常の表示回路にコントロールメモリプレ
ーンと加算器を追加するのみの簡単な構成でありながら
、任意の位置に表示メモリプレーンに記憶されている任
意の表示データをウィンドー表示させることが出来ると
ともに、このウィンドー表示エリアの数も理論的には表
示ビクセル数まで増加することが可能になる。また、ウ
ィンドー表示の処理は、表示制御部から出力されるアド
レス信号に、このアドレス信号によってアクセスされて
コントロールメモリプレーンから読み出されたウィンド
ーコントロール用のコントロールデータを加算して表示
メモリプレーンに対するアドレス信号とするのみである
ことから、その処理速度が従来に比較して大幅に向上し
て、高速度のウィンドー表示が可能になる等の種々優れ
た効果を有する。
においては、通常の表示回路にコントロールメモリプレ
ーンと加算器を追加するのみの簡単な構成でありながら
、任意の位置に表示メモリプレーンに記憶されている任
意の表示データをウィンドー表示させることが出来ると
ともに、このウィンドー表示エリアの数も理論的には表
示ビクセル数まで増加することが可能になる。また、ウ
ィンドー表示の処理は、表示制御部から出力されるアド
レス信号に、このアドレス信号によってアクセスされて
コントロールメモリプレーンから読み出されたウィンド
ーコントロール用のコントロールデータを加算して表示
メモリプレーンに対するアドレス信号とするのみである
ことから、その処理速度が従来に比較して大幅に向上し
て、高速度のウィンドー表示が可能になる等の種々優れ
た効果を有する。
第1図は本発明によるウィンドー表示回路の一実施例を
示すブロック図、第2図、第3図はウィンドー表示の動
作を説明するための表示例を示す図、第4図はキャラク
タ−表示に適用した場合の他の実施例を示すブロック図
、第5図は第4図のウィンドー表示動作を説明するため
の表示例を示す図、第6図および第7図は従来のグラフ
ィックおよびキャラクタの表示回路を示すブロック図で
ある。 ■は表示メモリプレーン、2は表示制御部、3はキャラ
クタジェネレータ、4はコントロールメモリプレーン、
5は加算器。 出願人 日本電気ホームエレクトロニクス第2図 Bx 第3図
示すブロック図、第2図、第3図はウィンドー表示の動
作を説明するための表示例を示す図、第4図はキャラク
タ−表示に適用した場合の他の実施例を示すブロック図
、第5図は第4図のウィンドー表示動作を説明するため
の表示例を示す図、第6図および第7図は従来のグラフ
ィックおよびキャラクタの表示回路を示すブロック図で
ある。 ■は表示メモリプレーン、2は表示制御部、3はキャラ
クタジェネレータ、4はコントロールメモリプレーン、
5は加算器。 出願人 日本電気ホームエレクトロニクス第2図 Bx 第3図
Claims (2)
- (1)表示情報が記憶される表示メモリと、この表示メ
モリの記憶番地に対応した記憶部分を有するコントロー
ルメモリと、前記表示メモリ上における表示エリア内の
アドレス信号を順次出力して前記コントロールメモリを
アクセスする表示制御部と、この表示制御部から出力さ
れるアドレス信号にコントロールメモリから読み出され
たコントロールデータを加算してその出力を前記表示メ
モリにアドレス信号として供給する加算器とを備え、前
記コントロールメモリには、表示メモリ上のウインドー
表示エリアに対応する部分に表示メモリ上のウインドー
表示情報が記憶されている部分とのアドレス信号の差値
がウインド表示コントロール値として記憶されているこ
とを特徴とするウインドー表示回路。 - (2)表示メモリはキャラクタデータを表示情報として
記憶しており、この表示メモリから読み出されたキャラ
クタデータは、対応するキャラクタパターンのグラフィ
ックデータに変換されて表示部に送られることを特徴と
する特許請求の範囲第1項記載のウインドー表示回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61270087A JPS63123120A (ja) | 1986-11-13 | 1986-11-13 | ウインド−表示回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61270087A JPS63123120A (ja) | 1986-11-13 | 1986-11-13 | ウインド−表示回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63123120A true JPS63123120A (ja) | 1988-05-26 |
Family
ID=17481349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61270087A Pending JPS63123120A (ja) | 1986-11-13 | 1986-11-13 | ウインド−表示回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63123120A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6017485A (ja) * | 1983-07-08 | 1985-01-29 | シャープ株式会社 | 画面分割制御装置 |
JPS61215585A (ja) * | 1985-03-20 | 1986-09-25 | 富士通株式会社 | 表示装置の多重画面表示方式 |
-
1986
- 1986-11-13 JP JP61270087A patent/JPS63123120A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6017485A (ja) * | 1983-07-08 | 1985-01-29 | シャープ株式会社 | 画面分割制御装置 |
JPS61215585A (ja) * | 1985-03-20 | 1986-09-25 | 富士通株式会社 | 表示装置の多重画面表示方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5388207A (en) | Architecutre for a window-based graphics system | |
US5990902A (en) | Apparatus and method for prefetching texture data in a video controller of graphic accelerators | |
US4104624A (en) | Microprocessor controlled CRT display system | |
US4663619A (en) | Memory access modes for a video display generator | |
JPH0327119B2 (ja) | ||
JPH0420489B2 (ja) | ||
EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
IE53301B1 (en) | A crt display device with a picture-rearranging circuit | |
JPS63123120A (ja) | ウインド−表示回路 | |
JPH06167958A (ja) | 記憶装置 | |
US5895502A (en) | Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks | |
US5255366A (en) | Address processing unit for a graphics controller | |
JP2899838B2 (ja) | 記憶装置 | |
JPS58136093A (ja) | 表示制御装置 | |
JPS6382530A (ja) | 半導体記憶装置 | |
JPS61180290A (ja) | 図形表示装置 | |
JPH02114295A (ja) | グラフィックディスプレイ装置 | |
JPS615283A (ja) | 画像表示方式 | |
JPS63304293A (ja) | 表示メモリ制御回路 | |
JPS5870276A (ja) | ビデオメモリの書込み,読出し方法 | |
JPH0528872B2 (ja) | ||
JPH049896A (ja) | マルチウィンドウ制御方式 | |
JPH03103898A (ja) | 表示情報処理回路 | |
JPS6150193A (ja) | 表示制御方式 | |
JPS6334585A (ja) | デイスプレイ装置 |