JPS6312038A - 障害情報収集方式 - Google Patents

障害情報収集方式

Info

Publication number
JPS6312038A
JPS6312038A JP61156458A JP15645886A JPS6312038A JP S6312038 A JPS6312038 A JP S6312038A JP 61156458 A JP61156458 A JP 61156458A JP 15645886 A JP15645886 A JP 15645886A JP S6312038 A JPS6312038 A JP S6312038A
Authority
JP
Japan
Prior art keywords
address
register
supplied
memory element
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61156458A
Other languages
English (en)
Inventor
Kyoichi Tabata
田畑 享一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61156458A priority Critical patent/JPS6312038A/ja
Publication of JPS6312038A publication Critical patent/JPS6312038A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は障害発生装置の障害情報収集方式に関し、特に
記憶素子を含む障害発生装置の障害情報収集方式に関す
る。
〔従来の技術〕
従来、記憶素子を含む論理装置の障害情報収集方式とし
ては、シフトパスを利用して記憶素子の情報を収集して
いた。すなわち記憶素子の情報を読み出す為には、記憶
素子のアドレス情報を保持するアドレスレジ、スタと、
アドレス情報に従った記憶素子の情報を保持する読み出
しレジスタとが有り、これらのレジスタはシフトパスで
接続されていることにより、まずシフトパスによりアド
レス情報をアドレスレジスタにシフトインする。次に、
論理装置のクロックを1ステップ発行することによりア
ドレス情報に従った記憶素子の情報が読み出しレジスタ
に格納される。次に、この読み出しレジスタの情報をシ
フトパスによりシフトアラiすることによりアドレス情
報に従った記憶素子の情報を収集する。
この動作を記憶素子の全アドレスについて行なうことに
より記憶素子の情報を収集していた。
〔発明が解決しようとする問題点〕
上述した従来の記憶素子の情報収集では、アドレスレジ
スタへのシフI・イン、アドレス情報に従った記憶素子
の内容を読み出しレジスタに格納する為のクロックステ
・ツブ、読み出しレジスタの内容のシフトアウトという
動作を記憶素子の全アドレスについて行なう為、記憶素
子の情報収集に多大の時間が必要であるという欠点があ
る。
〔問題点を解決するための手段〕
本発明の方式は、記憶素子を有し複数のフリップフロッ
プを直列に順次接続してシフトパスを構成している論理
装置の障害情報収集方式において、無停止クロックで動
作し外部から初期設定され加算手段から供給される前記
記憶素子のアドレスデータを一時格納するアドレスレジ
スタと、外部から前記無停止クロックに同期して供給さ
れる更新信号に応答して前記アドレスレジスタから供給
されるアドレスデータに一定値を加算し前記アドレスレ
ジスタに供給する加算手段と、前記アドレスレジスタか
らのアドレスデータの供給をうけ障害時に外部から供給
される切換信号に応答して該アドレスデータを前記記憶
素子に供給するアドレス供給手段と、前記無停止クロッ
クで動作し前記記憶素子から読み出されたデータを一時
格納し外部に供給する読出しレジスタとを含んで構成さ
れる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図の障害情報収集方式は、論理装置1と診断制御装置
3とを含み、論理装置1には少なくとも記憶素子4と、
レジスタ11とレジスタ12と記憶素子情報読み出し部
2とを含んでいる。
論理装置1の通常の動作では信号線209を介してアド
レスデータが供給されてレジスタ11に設定される。レ
ジスタ11の出力は切換部22(後述するように通常切
換部22はレジスタ11の出力を選択する〉、信号線2
07を介して記憶素子4に供給され対応するデータがレ
ジスタ12に読み出されて信号線210を経て他部へ供
給される。レジスタ11とレジスタ12は障害時におけ
る障害データ収集のためシフトパス204,205.2
06を介して診断制御装置3に接続されている。
記憶素子情報読み出し部2は、レジスタ20および21
と切換部22と加算器5と定数部23をきんでおり、切
換部22にはレジスタ20の出力とレジスタ11の出力
とが供給され通常はレジスタ11の出力が選択されるが
、診断制御装置3から切換信号線203を介して供給さ
れる切換信号(これは障害時に記憶素子の内容を読み出
しないときに供給される)に対応してレジスタ20の出
力を選択する。また障害時は論理装置1の各部へのクロ
ック信号の供給は停止するがこの記憶素子情報読出し部
2へのクロック信号の供給は継続して無停止で供給され
ているように構成されている。
次に、本実施例の動作について説明する。
障害時で記憶素子4の内容を読み出したいときに診断制
御装置3は切換信号&!203を介して切換部22に切
換信号を供給するとともに初期値設定指示信号線200
を介してレジスタ20に記憶素子4に供給する初期アド
レス値を設定する。前述のように障害時においても記憶
素子情報読み出し部2は継続して無停止でクロック信号
が供給されているので、レジスタ20は次々とラッチす
るアドレスデータを切換部22を介して記憶素子に供給
する。レジスタ20にラッチさるアドレスデータは診断
制御装置3からアドレス更新指示信号線202を介して
供給される更新指示信号により加算器5が動作し定数部
23にある一定値を加算アドレスに対応するデータを信
号線208を介してレジスタ21に供給しレジスタ21
はこれをラッチして読み出しパス201を介して診断制
御装置3に供給する。
このように本実施例では診断制御装置3から供給される
アドレスデータに対応して高速で記憶素子4の対応する
データを読み出し収集することができる。
〔発明の効果〕
以上説明したように本発明は、記憶素子を含む論理装置
内に無停止クロックで動作するアドレスレジスタと、こ
のアドレスレジスタの内容を更新する加算器と、記憶素
子の内容を格納する読み出しレジスタとを設け、診断制
御装置から前記アドレスレジスタへの初期値設定指示と
、アドレス更新指示と、前記読み出しレジスタの内容を
読み取る為の読み出しパスとを有することにより、論理
装置内の記憶素子の情報を高速に収集できるという効果
がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 1・・・論理装置、2・・・記憶素子情報読み出し部、
3・・診断制御装置、4・・・記憶素子、5・・・加算
器、it、12.20.21・・・レジスタ、22・・
・切換部、23・・・定数部、200・・・初期設定指
示信号線、201・・・読み出しパス、202・・・ア
ドレス更新指示信号線、203・・・切換信号線、20
4,205.206・・・シフトパス。

Claims (1)

  1. 【特許請求の範囲】 記憶素子を有し複数のフリップフロップを直列に順次接
    続してシフトパスを構成している論理装置の障害情報収
    集方式において、 無停止クロックで動作し外部から初期設定され加算手段
    から供給される前記記憶素子のアドレスデータを一時格
    納するアドレスレジスタと、外部から前記無停止クロッ
    クに同期して供給される更新信号に応答して前記アドレ
    スレジスタから供給されるアドレスデータに一定値を加
    算し前記アドレスレジスタに供給する加算手段と、前記
    アドレスレジスタからのアドレスデータの供給をうけ障
    害時に外部から供給される切換信号に応答して該アドレ
    スデータを前記記憶素子に供給するアドレス供給手段と
    、 前記無停止クロックで動作し前記記憶素子から読み出さ
    れたデータを一時格納し外部に供給する読出しレジスタ
    とを含むことを特徴とする障害情報収集方式。
JP61156458A 1986-07-02 1986-07-02 障害情報収集方式 Pending JPS6312038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61156458A JPS6312038A (ja) 1986-07-02 1986-07-02 障害情報収集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61156458A JPS6312038A (ja) 1986-07-02 1986-07-02 障害情報収集方式

Publications (1)

Publication Number Publication Date
JPS6312038A true JPS6312038A (ja) 1988-01-19

Family

ID=15628189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61156458A Pending JPS6312038A (ja) 1986-07-02 1986-07-02 障害情報収集方式

Country Status (1)

Country Link
JP (1) JPS6312038A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231289A (ja) * 1989-01-04 1990-09-13 Rockshox Inc 自転車の車輪懸架装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231289A (ja) * 1989-01-04 1990-09-13 Rockshox Inc 自転車の車輪懸架装置

Similar Documents

Publication Publication Date Title
JP2000275303A (ja) バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置
US6625684B1 (en) Application specific integrated circuit with dual-mode system for externally accessible data buses and visibility buses
JPS6312038A (ja) 障害情報収集方式
JPS60239836A (ja) 論理回路の故障診断方式
US5111458A (en) Hardware arrangement for storing error information in pipelined data processing system and method therefor
JP2527025B2 (ja) デュアルポ―トメモリのリダンダンシ回路制御方法
US20050289421A1 (en) Semiconductor chip
JPS6314246A (ja) 障害情報収集方式
JP2877505B2 (ja) Lsi実装ボード及びデータ処理装置
JPH07105158B2 (ja) デュアルポートメモリ
JP2806645B2 (ja) スキャンパスエラー検出回路
JPH0743655B2 (ja) 情報処理装置
JPS6144342B2 (ja)
JPS6339935B2 (ja)
JP2526293B2 (ja) スキャン回路アクセス装置
JP2806818B2 (ja) 診断情報収集方式
JPH01263739A (ja) 情報処理装置
JP3157662B2 (ja) Lsi診断制御回路
JPH03244039A (ja) 情報処理装置の障害情報採取方式
KR100284044B1 (ko) 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법
JPH02231632A (ja) データ処理装置の制御記憶ロード方法
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPS6020765B2 (ja) 論理装置
JPS5827251A (ja) 記憶回路
JPH01237739A (ja) エラーログ方式