JPS63118842A - 演算装置の故障検出方式 - Google Patents
演算装置の故障検出方式Info
- Publication number
- JPS63118842A JPS63118842A JP61264736A JP26473686A JPS63118842A JP S63118842 A JPS63118842 A JP S63118842A JP 61264736 A JP61264736 A JP 61264736A JP 26473686 A JP26473686 A JP 26473686A JP S63118842 A JPS63118842 A JP S63118842A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- computing
- elements
- arithmetic unit
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は演算装置の故障検出方式に関し、特に二つの演
算器を有する演算装置の故障検出方式に関するものであ
る。
算器を有する演算装置の故障検出方式に関するものであ
る。
鷺】口り里
演算装置では、異なる目的で使用される２つの演１Ｂが
含まれることがあり、例えばアドレス計詐に使用される
演算器と、データの演算に使用される演算器とが含まれ
る場合がある。かかる演算装置において、各演算器の故
障検出を行う場合、夫々の演算器毎に二重化回路構成と
する方法や、あるいは夫々の演算器毎にパリティプレデ
ィクションを行う方法等が採用されるのが一般的である
。
含まれることがあり、例えばアドレス計詐に使用される
演算器と、データの演算に使用される演算器とが含まれ
る場合がある。かかる演算装置において、各演算器の故
障検出を行う場合、夫々の演算器毎に二重化回路構成と
する方法や、あるいは夫々の演算器毎にパリティプレデ
ィクションを行う方法等が採用されるのが一般的である
。
上述した従来の故障検出方式では、演算器毎に夫々独立
して故障検出回路を備える必要があるので、金物量が増
大するという欠点がある。
して故障検出回路を備える必要があるので、金物量が増
大するという欠点がある。
発明の目的
そこで、本発明の目的は金物量の増大を招来することな
く各演算器の故障検出を可能とした演算装置の故障検出
方式を提供することである。
く各演算器の故障検出を可能とした演算装置の故障検出
方式を提供することである。
発明の構成
本発明によれば、第１及び第２の演算器を有する演算装
置の故障検出方式であって、前記第１及び第２の演ｎ器
に対して同一の演算処理を行うよう１ｉｌＪ ｔｅｌす
る制御手段と、前記第１及び第２の演算器に対して同一
の入力を供給する入力制御手段と、前記第１及び第２の
演算器の演算結果を比較する比較手段とを設け、前記第
１及び第２の演算器の演算処理状態及び入力状態を同一
に制御してこのときの前記比較手段の比較出力により故
障検出をなすようにしたことを特徴とする故障検出方式
が得られる。
置の故障検出方式であって、前記第１及び第２の演ｎ器
に対して同一の演算処理を行うよう１ｉｌＪ ｔｅｌす
る制御手段と、前記第１及び第２の演算器に対して同一
の入力を供給する入力制御手段と、前記第１及び第２の
演算器の演算結果を比較する比較手段とを設け、前記第
１及び第２の演算器の演算処理状態及び入力状態を同一
に制御してこのときの前記比較手段の比較出力により故
障検出をなすようにしたことを特徴とする故障検出方式
が得られる。
実施例
以下に本発明の実施例を図面を用いて説明する。
図は本発明の実施例を示すブロック図である。
データ△とデータＢとの演算を行うための第１の演算器
１と、データＣとデータＤとの演算を行うための第２の
演算器２とがあり、自演算器１及び２は共に同一機能を
有する演算器であるものとする。
１と、データＣとデータＤとの演算を行うための第２の
演算器２とがあり、自演算器１及び２は共に同一機能を
有する演算器であるものとする。
演算器１の２人力部には選択回路５及び６が夫々設けら
れており、本来のデータＡ及びＢの入力の他にデータＣ
及びＤの入力の選択も可能となっている。また、演算器
２の２人力部にも選択回路７及び８が夫々設けられてお
り、本来のデータＣ及びＤの入力の他にデータＡ及びＢ
の入力の選択も可能となっている。
れており、本来のデータＡ及びＢの入力の他にデータＣ
及びＤの入力の選択も可能となっている。また、演算器
２の２人力部にも選択回路７及び８が夫々設けられてお
り、本来のデータＣ及びＤの入力の他にデータＡ及びＢ
の入力の選択も可能となっている。
演算使用状態検出部３は自演算器１及び２の使用されて
いるサイクル（または未使用中のサイクル）を検出する
ためのものであり、この検出結末に応じて選択回路制御
部４及び演算器制御部９を夫々制御するようになってい
る。選択回路ｔｉ制御部４は前述した各演算器の入力選
択回路５〜８を夫々制御するものであり、演算器制御部
９は雨滴免器１及び２の演算処理状態を同一に制御する
ものである。
いるサイクル（または未使用中のサイクル）を検出する
ためのものであり、この検出結末に応じて選択回路制御
部４及び演算器制御部９を夫々制御するようになってい
る。選択回路ｔｉ制御部４は前述した各演算器の入力選
択回路５〜８を夫々制御するものであり、演算器制御部
９は雨滴免器１及び２の演算処理状態を同一に制御する
ものである。
各演算器１及び２の出力は演算結果Ｅ及びＦとなって外
部へ導出されて所定の処理を受けると共に、比較器１０
の２人力となりデータ比較される。
部へ導出されて所定の処理を受けると共に、比較器１０
の２人力となりデータ比較される。
この比較器１０の比較結果が目的とする故障検出用の信
号となるのである。
号となるのである。
かかる構成において、演算器使用状態検出部３により、
２つの演算器１及び２の一方のみが使用されているサイ
クルが検出されると、例えば、演算器１のみが使用中で
あることが検出されると、演算器１へ入力されているデ
ータＡ及びデータＢが、選択回路制御部４及び選択回路
７，８の動作により他方の演算器２へも夫々入力される
。このとき、同時に演算器制御部９によって演算器１と
同一の演ｉ！ｌ！ｌ理状態に演算器２が制御され、雨滴
ｎ器１及び２が共に同一演算を行うようになされる。
２つの演算器１及び２の一方のみが使用されているサイ
クルが検出されると、例えば、演算器１のみが使用中で
あることが検出されると、演算器１へ入力されているデ
ータＡ及びデータＢが、選択回路制御部４及び選択回路
７，８の動作により他方の演算器２へも夫々入力される
。このとき、同時に演算器制御部９によって演算器１と
同一の演ｉ！ｌ！ｌ理状態に演算器２が制御され、雨滴
ｎ器１及び２が共に同一演算を行うようになされる。
この場合、装置が正常に動作していれば、演算器１及び
２の出力である演算結果Ｅ及びＦは当然同一の値をとる
が、異常があれば、比較器１０において雨滴算結果Ｅ及
びＦの不一致状態が検出されるので、故障発生が検知可
能となる。
２の出力である演算結果Ｅ及びＦは当然同一の値をとる
が、異常があれば、比較器１０において雨滴算結果Ｅ及
びＦの不一致状態が検出されるので、故障発生が検知可
能となる。
これに対して、演算器使用状態検出部３において演算器
２のみが使用されていることが検出されると、選択制御
回路４及び選択回路５，６により演算器２へ入力されて
いるデータＣ及びデータＤが他方の演算器１へも夫々入
力される。それと同時に、演算器制御部９の指示により
、自演算器１及び２が同一の演算を行うことになり、こ
の雨滴埠結果Ｅ及びＦが比較器１０にて比較される。よ
って、この比較結果の一致、不一致の検出により故障の
有無が判断可能となる。
２のみが使用されていることが検出されると、選択制御
回路４及び選択回路５，６により演算器２へ入力されて
いるデータＣ及びデータＤが他方の演算器１へも夫々入
力される。それと同時に、演算器制御部９の指示により
、自演算器１及び２が同一の演算を行うことになり、こ
の雨滴埠結果Ｅ及びＦが比較器１０にて比較される。よ
って、この比較結果の一致、不一致の検出により故障の
有無が判断可能となる。
但し、演算器１と演算器２とが同一サイクルにおいて共
に使用中である場合には、選択回路５〜８は各演算器に
おいて演算されるべき正規のデータを夫々選択して各演
算器へ入力する。この場合には、比較器１０において演
算結果に不一致が生じても外部へは何等報告されないよ
うにされているものとする。
に使用中である場合には、選択回路５〜８は各演算器に
おいて演算されるべき正規のデータを夫々選択して各演
算器へ入力する。この場合には、比較器１０において演
算結果に不一致が生じても外部へは何等報告されないよ
うにされているものとする。
こうすることにより、自演算器１及び２に対し夫々独立
に故障検出のための回路を付加する必要がなくなるので
、従来に比し装置全体の金物Ｗが増大することはないの
である。
に故障検出のための回路を付加する必要がなくなるので
、従来に比し装置全体の金物Ｗが増大することはないの
である。
発明の効果
叙上の如く、本発明によれば、一方の演算器のみが使用
されているサイクルにおいて、他方の未使用の演算器に
も使用中漬Ｉｓと同一のデータを入力しかつ同一の演算
を行わせるようにして、両省の演算結果の比較を行うこ
とにより自演算器の故障チェックが可能となるので、各
演算器毎に夫々独立して故障検出のための回路を付加す
る必要がないという効果がある。
されているサイクルにおいて、他方の未使用の演算器に
も使用中漬Ｉｓと同一のデータを入力しかつ同一の演算
を行わせるようにして、両省の演算結果の比較を行うこ
とにより自演算器の故障チェックが可能となるので、各
演算器毎に夫々独立して故障検出のための回路を付加す
る必要がないという効果がある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
１・・・・・・第１の演算器
２・・・・・・第２の演算器
４・・・・・・選択回路制御部
５〜８・・・・・・選択回路
９・・・・・・演算器制御部
１０・・・・・・比較器
Claims (1)
- 第１及び第２の演算器を有する演算装置の故障検出方式
であつて、前記第１及び第２の演算器に対して同一の演
算処理を行うよう制御する制御手段と、前記第１及び第
２の演算器に対して同一の入力を供給する入力制御手段
と、前記第１及び第２の演算器の演算結果を比較する比
較手段とを設け、前記第１及び第２の演算器の演算処理
状態及び入力状態を同一に制御してこのときの前記比較
手段の比較出力により故障検出をなすようにしたことを
特徴とする故障検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264736A JPS63118842A (ja) | 1986-11-06 | 1986-11-06 | 演算装置の故障検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264736A JPS63118842A (ja) | 1986-11-06 | 1986-11-06 | 演算装置の故障検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63118842A true JPS63118842A (ja) | 1988-05-23 |
Family
ID=17407454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61264736A Pending JPS63118842A (ja) | 1986-11-06 | 1986-11-06 | 演算装置の故障検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63118842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010079922A (ja) * | 1998-03-18 | 2010-04-08 | Koninkl Philips Electronics Nv | マトリックスのコサイン変換を計算するためのデータ処理装置およびその方法 |
-
1986
- 1986-11-06 JP JP61264736A patent/JPS63118842A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010079922A (ja) * | 1998-03-18 | 2010-04-08 | Koninkl Philips Electronics Nv | マトリックスのコサイン変換を計算するためのデータ処理装置およびその方法 |
| USRE46712E1 (en) | 1998-03-18 | 2018-02-13 | Koninklijke Philips N.V. | Data processing device and method of computing the cosine transform of a matrix |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0056060B1 (en) | Data processing system | |
| JPS63118842A (ja) | 演算装置の故障検出方式 | |
| JPS61813A (ja) | シ−ケンス制御装置の故障個所判定方式 | |
| JPH08292894A (ja) | ディジタル制御装置 | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JP2511099B2 (ja) | 電動機の制御装置 | |
| JPS60159901A (ja) | 多重化制御装置 | |
| JPH06214601A (ja) | 設備制御装置のバックアップ装置 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JPH06124213A (ja) | コンピュータのフォールト・トレラント方式 | |
| JPH04180134A (ja) | 疑似エラー発生方式 | |
| JPS63220333A (ja) | 情報処理装置 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPS6320540A (ja) | 情報処理装置 | |
| JPS61148539A (ja) | 情報処理装置 | |
| JPS5822469A (ja) | 中央監視制御装置 | |
| JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 | |
| JPH02171990A (ja) | 現金処理機 | |
| JPH04149742A (ja) | 演算器二重化方式 | |
| JPH036741A (ja) | 二重化システムのデータ出力装置 | |
| JPH053016B2 (ja) | ||
| JPS61156438A (ja) | 計算機制御装置 | |
| JPS59106008A (ja) | シ−ケンスモニタ装置 |