JPS63118653U - - Google Patents
Info
- Publication number
- JPS63118653U JPS63118653U JP1106487U JP1106487U JPS63118653U JP S63118653 U JPS63118653 U JP S63118653U JP 1106487 U JP1106487 U JP 1106487U JP 1106487 U JP1106487 U JP 1106487U JP S63118653 U JPS63118653 U JP S63118653U
- Authority
- JP
- Japan
- Prior art keywords
- memory group
- error correction
- data
- supplies
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
第1図はこの考案の一実施例を示すブロツク結
線図、第2図は従来のソフトエラー訂正回路を示
すブロツク結線図である。 図において、1,6はメモリ群、3,8は誤り
訂正回路、4,9は誤り訂正出力、5,10は書
込みパルスである。なお、各図中同一符号は同一
または相当部分を示す。
線図、第2図は従来のソフトエラー訂正回路を示
すブロツク結線図である。 図において、1,6はメモリ群、3,8は誤り
訂正回路、4,9は誤り訂正出力、5,10は書
込みパルスである。なお、各図中同一符号は同一
または相当部分を示す。
Claims (1)
- 第1のメモリ群と、第1のメモリ群と同期して
データの読出しが行われる第2のメモリ群と、第
1のメモリ群からの読出しデータが入力されて、
誤り検出信号を第1のメモリ群へ書込み制御信号
として供給し、誤り訂正データを第2のメモリ群
へ書込みデータとして供給する第1の誤り訂正回
路と、第2のメモリ群からの読出しデータが入力
されて、誤り検出信号を第2のメモリ群へ書込み
制御信号として供給し、誤り訂正データを第1の
メモリ群へ書込みデータとして供給する第2の誤
り訂正回路を備えたことを特徴とするソフトエラ
ー訂正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1106487U JPS63118653U (ja) | 1987-01-28 | 1987-01-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1106487U JPS63118653U (ja) | 1987-01-28 | 1987-01-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63118653U true JPS63118653U (ja) | 1988-08-01 |
Family
ID=30797942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1106487U Pending JPS63118653U (ja) | 1987-01-28 | 1987-01-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63118653U (ja) |
-
1987
- 1987-01-28 JP JP1106487U patent/JPS63118653U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63118653U (ja) | ||
JPH0386456U (ja) | ||
JPH02119746U (ja) | ||
JPS60170850U (ja) | デ−タバツフア | |
JPH02123799U (ja) | ||
JPS63103151U (ja) | ||
JPH022751U (ja) | ||
JPS601037U (ja) | 二者択一回路 | |
JPS62117796U (ja) | ||
JPS6281253U (ja) | ||
JPS62137492U (ja) | ||
JPS6347625U (ja) | ||
JPS59192755U (ja) | エラステイツク・ストア回路 | |
JPS62175352U (ja) | ||
JPS63183776U (ja) | ||
JPS6364129U (ja) | ||
JPS5859386U (ja) | 相順切替え装置 | |
JPS5890596U (ja) | ダイナミツクメモリボ−ド | |
JPS6214536U (ja) | ||
JPS6093200U (ja) | ダイナミツクメモリアクセス回路 | |
JPH0185999U (ja) | ||
JPH0238601U (ja) | ||
JPH03110527U (ja) | ||
JPS63146772U (ja) | ||
JPS6439540U (ja) |