JPH0386456U - - Google Patents
Info
- Publication number
- JPH0386456U JPH0386456U JP14885289U JP14885289U JPH0386456U JP H0386456 U JPH0386456 U JP H0386456U JP 14885289 U JP14885289 U JP 14885289U JP 14885289 U JP14885289 U JP 14885289U JP H0386456 U JPH0386456 U JP H0386456U
- Authority
- JP
- Japan
- Prior art keywords
- write
- port
- signal group
- data signal
- destination address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims 7
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
第1図は本考案によるメモリ装置の一実施例を
示すブロツク図、第2図は本考案の動作原理を説
明するためのタイミング図、第3図は従来のメモ
リ装置のブロツク図、第4図は従来のメモリ装置
の動作原理を説明するためのタイミング図である
。 図において、1は2−ポートメモリ、2はEC
C発生回路、3はECC用メモリ、4は誤り訂正
回路、5はデータ選択器、イは書込先アドレス信
号群、ロは書込データ信号群、ハは書込制御信号
、ニは読出し制御信号、ホは書込先アドレス読出
しデータ信号群、ヘはECC、トはメモリデータ
ECC、チは書込先アドレス読出し修正データ信
号群、リは書込入力データ信号群、ヌはデータ選
択信号である。なお、各図中同一符号は同一また
は相当部分を示す。
示すブロツク図、第2図は本考案の動作原理を説
明するためのタイミング図、第3図は従来のメモ
リ装置のブロツク図、第4図は従来のメモリ装置
の動作原理を説明するためのタイミング図である
。 図において、1は2−ポートメモリ、2はEC
C発生回路、3はECC用メモリ、4は誤り訂正
回路、5はデータ選択器、イは書込先アドレス信
号群、ロは書込データ信号群、ハは書込制御信号
、ニは読出し制御信号、ホは書込先アドレス読出
しデータ信号群、ヘはECC、トはメモリデータ
ECC、チは書込先アドレス読出し修正データ信
号群、リは書込入力データ信号群、ヌはデータ選
択信号である。なお、各図中同一符号は同一また
は相当部分を示す。
Claims (1)
- 書込先アドレス信号群と書込データ信号群と第
1ポート用書込制御信号を第1のポートの入力と
し、書込先アドレス信号群と第2ポート用読出し
制御信号を第2のポートの入力とし、書込先アド
レス読出しデータ信号群を第2のポートの出力信
号として出力する2−ポートメモリと、書込デー
タ信号群を入力とし決められたエラー検出修正コ
ードを出力するエラー検出修正コード発生回路と
、書込先アドレス信号群と第1ポート用書込制御
信号とエラー検出修正コードを入力とするエラー
検出修正コード用メモリと、書込先アドレス読出
しデータ信号群と書込入力データ信号群とデータ
選択信号を入力としデータ選択信号に従い書込入
力データ信号群の1部と書込先アドレス読出しデ
ータ信号群の内、前記書込入力データ信号群の1
部以外に相当する部分を選択し書込データ信号群
を出力するデータ選択器から構成されたメモリ装
置において、上記第2ポート用読出し制御信号を
第2のポートの入力とし、メモリデータエラー検
出修正コードを第2のポートの出力とする2ポー
トにエラー検出修正コード用メモリを変更し、書
込先アドレス読出しデータ信号群とメモリデータ
エラー検出修正コードを入力とし、上記書込先ア
ドレス読出しデータ信号群の代わりに書込先アド
レス読出し修正データ信号群を出力する誤り訂正
回路を備えたことを特徴とするメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14885289U JPH0386456U (ja) | 1989-12-25 | 1989-12-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14885289U JPH0386456U (ja) | 1989-12-25 | 1989-12-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0386456U true JPH0386456U (ja) | 1991-09-02 |
Family
ID=31695283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14885289U Pending JPH0386456U (ja) | 1989-12-25 | 1989-12-25 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0386456U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7792545B2 (en) | 2004-07-01 | 2010-09-07 | Seiko Epson Corporation | Radio communication terminal and method of controlling internal radio communication |
-
1989
- 1989-12-25 JP JP14885289U patent/JPH0386456U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7792545B2 (en) | 2004-07-01 | 2010-09-07 | Seiko Epson Corporation | Radio communication terminal and method of controlling internal radio communication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900015008A (ko) | 데이터 프로세서 | |
JPH0386456U (ja) | ||
JPH02119746U (ja) | ||
JPS5995500U (ja) | 記憶装置 | |
JPS63118653U (ja) | ||
JP2591304B2 (ja) | メモリ監視回路 | |
JPH0571977B2 (ja) | ||
JPH0436479U (ja) | ||
JPH02119745U (ja) | ||
JPH01140699U (ja) | ||
JPH02123799U (ja) | ||
JPH01279490A (ja) | 半導体メモリ | |
JPH0382438U (ja) | ||
JPS60170850U (ja) | デ−タバツフア | |
JPS6214536U (ja) | ||
JPS62117796U (ja) | ||
JPS63103151U (ja) | ||
JPH01120677U (ja) | ||
JPS60166052U (ja) | ポ−ト拡張回路 | |
JPS6082354U (ja) | カ−ド読取装置 | |
JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
JPS59130144U (ja) | パリテイ・チエツク回路 | |
JPS62164693U (ja) | ||
JPS62175352U (ja) | ||
JPH0272500U (ja) |