JPS63117667A - Control circuit for inverter - Google Patents

Control circuit for inverter

Info

Publication number
JPS63117667A
JPS63117667A JP61263218A JP26321886A JPS63117667A JP S63117667 A JPS63117667 A JP S63117667A JP 61263218 A JP61263218 A JP 61263218A JP 26321886 A JP26321886 A JP 26321886A JP S63117667 A JPS63117667 A JP S63117667A
Authority
JP
Japan
Prior art keywords
inverter
control circuit
memory
microprocessor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61263218A
Other languages
Japanese (ja)
Other versions
JPH088777B2 (en
Inventor
Toru Nakamura
透 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61263218A priority Critical patent/JPH088777B2/en
Publication of JPS63117667A publication Critical patent/JPS63117667A/en
Publication of JPH088777B2 publication Critical patent/JPH088777B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To control an inverter at a high speed by storing in advance a timing command of selecting or converting data in a memory provided separately from a program control, thereby shortening a program. CONSTITUTION:The waveform control circuit of a constant frequency sinusoidal wave inverter is composed of a time base 1, a counter 2, a microprocessor 3, an A/D converter 4, a multiplexer 5, a sample-holder 6, etc. In this case, a memory 10 composed of an ROM is provided, and an output addressed by the counter 2 is applied as a timing command of converting and selecting through a latch 11 to the converter 4, the multiplexer 5 and the holder 6. Thus, the memory 10 of the inverter can write an alteration command of data in coincidence with a timing command required for data in calculation, and also rewrite in coincidence with the alteration of a program.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は定周波正弦波インバータの制御回路における
演算データの選択や変換のタイミングを制御するインバ
ータ装置の制御回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control circuit for an inverter device that controls the timing of selection and conversion of calculation data in a control circuit for a constant frequency sine wave inverter.

〔従来の技術〕[Conventional technology]

第3図は例えば1986年7月12日付、電気学会半導
体電力変換研究会資料(資料番号、 spc −86−
59)に示された定周波正弦波インバータの波形制御回
路の例であシ、図において1は水晶発振器等のタイムベ
ース、2はカウンタ、3は前記タイムベース1及びカウ
ンタ2に同期してプログラム制御を行なうマイクロプロ
セッサ、4はA/Dコンバータでマルチプレクサ5の出
力信号をアナログ信号の入力とする。6は同一回路を3
回路揃えたサンプルホルダで、前記マイクロプロセッサ
3を含むA/Dコンバータ4.サンプルホルダ5゜マル
チプレクサ6をまとめて変換装置と略称する。
For example, Figure 3 is from the Institute of Electrical Engineers of Japan Semiconductor Power Conversion Study Group material dated July 12, 1986 (material number, spc-86-).
59) is an example of a waveform control circuit for a constant frequency sine wave inverter. In the figure, 1 is a time base such as a crystal oscillator, 2 is a counter, and 3 is a program in synchronization with the time base 1 and counter 2. A controlling microprocessor 4 is an A/D converter and uses the output signal of the multiplexer 5 as an analog signal input. 6 is the same circuit as 3
A/D converter 4, which includes the microprocessor 3, is a sample holder equipped with circuits. The sample holder 5° multiplexer 6 is collectively referred to as a conversion device.

また7はインバータの出力電圧(負荷にかかる電圧)V
C%8はインバータ電流工人、9は負荷電流ILである
7 is the inverter output voltage (voltage applied to the load) V
C%8 is the inverter current, and 9 is the load current IL.

次に第3図の動作を第4図のタイムチャートを参照して
説明する。まず、プログラム制御を行なうマイクロプロ
セッサ3は演算に必要なデータを格納する時刻をインバ
ータ電流工人、出力電圧vc。
Next, the operation shown in FIG. 3 will be explained with reference to the time chart shown in FIG. First, the microprocessor 3 that performs program control determines the time at which data necessary for calculation is stored using the inverter current generator and output voltage vc.

負荷電流ILについて各々’rt 、T21T3とする
。そして、3組のサンプルホールダ6にはプログラムの
スタート時刻Toでホールド指令が出力されると同時に
マルチプレクサ5によシインバータ電流工人が選択され
る。次にマルチプレクサ5の出力が安定するとA/Dコ
ンバータ4に変換指令が出力され所要の変換時間後A/
Dコンバータ4がディジタル変峯 換されたインバータ電流工人を出力しこれをマイクロプ
ロセッサ3が時刻T1で取込むと同時にマルチプレクサ
5によシ出力電圧Vcが選択される。以下同様にして時
刻T2でディジタル変換された出力電来 圧vLが取込まれ、時刻T3でディジタル変換された米 負荷電流ILがマイクロプロセッサ3に取込まれる。
It is assumed that the load currents IL are 'rt' and T21T3, respectively. Then, a hold command is output to the three sample holders 6 at the program start time To, and at the same time, the multiplexer 5 selects the inverter current output. Next, when the output of the multiplexer 5 becomes stable, a conversion command is output to the A/D converter 4, and after the required conversion time, the A/D
The D converter 4 outputs the digitally converted inverter current value and the microprocessor 3 takes in this at time T1, at the same time the multiplexer 5 selects the output voltage Vc. Thereafter, in the same manner, the digitally converted output voltage VL is taken in at time T2, and the digitally converted load current IL is taken in to the microprocessor 3 at time T3.

((CL)はデータ選択、変換のプログラムである)*
来米 なお、前記夫々の演算に必要なデータ1人、Vc、IL
は各々工λ、Vc、ILのA/I)変換されたデータと
する。
((CL) is a data selection and conversion program) *
Please note that when you come to the United States, you will receive the data necessary for each of the above calculations for one person, Vc, and IL.
are the A/I) converted data of engineering λ, Vc, and IL, respectively.

上記動作のタイミングは全てマイクロプロセッサ3のプ
ログラムによってA/Dコンバータ4.マルチプレクサ
5.サンプルホールダ6に指令を与えることによシ行な
われる。(CA)はデータ選択、変*CL)後の制御演
算のプログラムでちる。
The timing of all the above operations is determined by the program of the microprocessor 3 in the A/D converter 4. Multiplexer 5. This is done by giving commands to the sample holder 6. (CA) is the control calculation program after data selection and change *CL).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のインバータ装置の制御回路は以上のように構成さ
れているので、マイクロプロセッサは少くともスタート
時刻Toから時刻T3までの期間はデータの選択、変換
に占有されてしまう。そのため高速制御を要求されるこ
の種インバータ装置の制御ではスタート時刻TDからサ
イクル終了時刻Tstでの1周期の時間を100μ秒前
後にしなければならずそのようなサイクルタイムを設定
すると逆に制御演算のための処理時間が不足するなどの
問題点があった。
Since the control circuit of the conventional inverter device is configured as described above, the microprocessor is occupied with data selection and conversion at least during the period from start time To to time T3. Therefore, in the control of this type of inverter device that requires high-speed control, the time for one cycle from the start time TD to the cycle end time Tst must be around 100 μs, and setting such a cycle time will adversely affect the control calculation. There were problems such as insufficient processing time.

この発明は上記のような問題点を解消するためになされ
たものでマイクロプロセッサの指令なしでデータ選択や
変換を行なうことができるとともにそのデータ取込みの
タイミングをマイクロプロセッサが要求する最適なもの
に任意に変更可能なインバータ装置の制御回路を得るこ
とを目的とする0 〔問題点を解決するための手段〕 この発明に係るインバータ装置の制御回路はデータの選
択や変換のタイミング指令を予めプログラム制御とは別
に設けたメモリに記憶させておき、タイムベースに従っ
たカウンタの出力で該メモリをアクセスし、該選択や変
換のタイミング指令を取シ出してサンプルホールダやデ
ータセレクタ及びA/Dコンバータに与えるものである
。また、前記メモリには複数のパターンを有し、所要の
パターンが任意に選択できるようにする。
This invention was made to solve the above-mentioned problems, and it is possible to select and convert data without commands from the microprocessor, and to adjust the timing of data acquisition to the optimum timing required by the microprocessor. [Means for solving the problem] The control circuit for an inverter device according to the present invention is capable of controlling timing commands for data selection and conversion by program control in advance. is stored in a separate memory, and accessed by the output of a counter according to the time base, the timing command for selection and conversion is extracted and given to the sample holder, data selector, and A/D converter. It is something. Further, the memory has a plurality of patterns, and a desired pattern can be arbitrarily selected.

〔作 用〕[For production]

この発明におけるインバータ装置のメモリはマイクロプ
ロセッサのプログラムに従って演算上データが必要とな
るタイミング指令に合せてデータの変換指令を書込むこ
とが可能でプログラムの変更に合わせて書きかえること
も可能とする。
In the memory of the inverter device according to the present invention, data conversion commands can be written in accordance with timing commands that require data for calculations according to the program of the microprocessor, and it can also be rewritten in accordance with changes in the program.

〔実施例〕  。〔Example〕 .

以下この発明の一実施例を図について説明する。An embodiment of the present invention will be described below with reference to the drawings.

図中第3図と同一の部分は同一の符号をもって図示した
第1図において、10はメモリでROM等で構成されカ
ウンタ2によシアドレス指定された出力が11のラッチ
を通してA/I)コンバータ4.マルチプレクサ5.サ
ンプルホールダ6へ変換及び選択のタイミング指令とし
て与えられる。
In FIG. 1, the same parts as in FIG. 3 are indicated by the same reference numerals. In FIG. 4. Multiplexer 5. It is given to the sample holder 6 as a timing command for conversion and selection.

次に第2図のフローチャートを参照して動作について説
明する。まずタイムベース1に従ってカウンタ2がカウ
ントしたタイムベースパルス値を順次アドレスとしてタ
イミング指定しメモリ10をアクセスする。するとメモ
リ10の各ビットのパターンとして夫々サンプルホール
ダ6への取込み指令、マルチプレクサ5への選択指令及
びA/Dコンバータ4への変換指令が出力されデータ取
込み(CL)が行われる。ラッチ11はメモリ10出力
のハザードを除去するために挿入した回路で説切上は特
に必要ないので省略する。またマイクロプロセッサ3の
データ取込みは時刻To p Ttt e Txz #
Ttsで行なわれるが該マイクロプロセッサ3はデータ
の選択や変換の指令を出力することなくデータの取込み
だけに時間をさけばよい。従って時刻T1t # Tt
z e Ttsの前後で制御演算(CA)を実行するこ
とが可能となる。
Next, the operation will be explained with reference to the flowchart shown in FIG. First, the time base pulse value counted by the counter 2 according to the time base 1 is sequentially designated as an address to access the memory 10. Then, as a pattern for each bit in the memory 10, an acquisition command to the sample holder 6, a selection command to the multiplexer 5, and a conversion command to the A/D converter 4 are output, and data acquisition (CL) is performed. The latch 11 is a circuit inserted to remove a hazard from the output of the memory 10, and is not particularly necessary for the sake of illustration, so it will be omitted. Also, data acquisition by the microprocessor 3 is performed at the time Top Ttt e Txz #
The microprocessor 3 only needs to take in the data without outputting data selection or conversion commands. Therefore, time T1t # Tt
It becomes possible to execute control calculations (CA) before and after ze Tts.

なお、上記実施例ではメモリとしてROMを使用した例
について説明したがRAM −? E” FROM等で
あってもよい。また、メモリの中に複数のパターンを記
憶させておきインバータ装置の動作モードの変更等に応
じて適当なパターンを選択しながら運転することも容易
に可能でちる。
Incidentally, in the above embodiment, an example was explained in which ROM was used as the memory, but RAM -? It is also possible to store a plurality of patterns in the memory and to operate the inverter while selecting an appropriate pattern according to changes in the operating mode of the inverter. Chiru.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によればデータの選択、変換の
タイミング指令をマイクロプロセッサのソフトウェアに
頼らずハードウェアによシタイミング指令を出すことに
よシデータの取込みや制御演算を行うようにしたので、
プログラムの短縮化が可能となシインバータ装置の高速
制御が行える効果がある。また、ハードウェアとしてメ
モリを使用するようにしたので指令のタイミングを変更
することも容易に可能となる効果がある。
As described above, according to the present invention, data acquisition and control calculations are performed by issuing timing commands from hardware without relying on microprocessor software for data selection and conversion timing commands. ,
This has the effect of enabling high-speed control of the inverter device, which allows the program to be shortened. Furthermore, since memory is used as the hardware, it is possible to easily change the timing of commands.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるインバータ装置の制
御回路ブロック図、第2図は第1図の動作を説明するタ
イムチャート、第3図は従来のインバータ装置の制御回
路ブロック図、第4図は第3図の動作を説明するタイム
チャートである。 図において、1はタイムベース、2はカウンタ、3はマ
イクロプロセッサ、10はメモリである。
FIG. 1 is a control circuit block diagram of an inverter device according to an embodiment of the present invention, FIG. 2 is a time chart explaining the operation of FIG. 1, FIG. 3 is a control circuit block diagram of a conventional inverter device, and FIG. The figure is a time chart explaining the operation of FIG. 3. In the figure, 1 is a time base, 2 is a counter, 3 is a microprocessor, and 10 is a memory.

Claims (3)

【特許請求の範囲】[Claims] (1)タイムベースによってカウンタを同期作動させマ
イクロプロセッサを周期的にプログラム制御すると共に
インバータ装置の出力データを変換装置にフィードバッ
クして制御するインバータ装置の制御回路において、前
記変換装置へのインバータの出力データの選択、変換の
タイミング指令を前記マイクロプロセッサのプログラム
制御とは別に設けたメモリによって決定するようにした
ことを特徴とするインバータ装置の制御回路。
(1) In a control circuit for an inverter device that controls a microprocessor by synchronously operating a counter using a time base and periodically controls the microprocessor by feeding back the output data of the inverter device to the converter device, the inverter output to the converter device is controlled. A control circuit for an inverter device, characterized in that timing commands for data selection and conversion are determined by a memory provided separately from the program control of the microprocessor.
(2)前記メモリをROMで構成したことを特徴とする
特許請求の範囲第1項記載のインバータ装置の制御回路
(2) The control circuit for an inverter device according to claim 1, wherein the memory is configured with a ROM.
(3)前記メモリ中に複数のタイミング指令のパターン
を有し、所要のパターンが選択できるようにしたことを
特徴とする特許請求の範囲第1項記載のインバータ装置
の制御回路。
(3) The control circuit for an inverter device according to claim 1, wherein the memory includes a plurality of timing command patterns, and a desired pattern can be selected.
JP61263218A 1986-11-05 1986-11-05 Control circuit for inverter device Expired - Fee Related JPH088777B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61263218A JPH088777B2 (en) 1986-11-05 1986-11-05 Control circuit for inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61263218A JPH088777B2 (en) 1986-11-05 1986-11-05 Control circuit for inverter device

Publications (2)

Publication Number Publication Date
JPS63117667A true JPS63117667A (en) 1988-05-21
JPH088777B2 JPH088777B2 (en) 1996-01-29

Family

ID=17386419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61263218A Expired - Fee Related JPH088777B2 (en) 1986-11-05 1986-11-05 Control circuit for inverter device

Country Status (1)

Country Link
JP (1) JPH088777B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706121A (en) * 1994-12-19 1998-01-06 Daewoo Electronics, Co., Ltd. Low temperature formed thin film actuated mirror array
US10077080B2 (en) 2012-09-26 2018-09-18 Subaru Corporation Vehicle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992794A (en) * 1982-11-17 1984-05-29 Fanuc Ltd Control circuit for ac motor
JPS60219979A (en) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp Speed controller of elevator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992794A (en) * 1982-11-17 1984-05-29 Fanuc Ltd Control circuit for ac motor
JPS60219979A (en) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp Speed controller of elevator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706121A (en) * 1994-12-19 1998-01-06 Daewoo Electronics, Co., Ltd. Low temperature formed thin film actuated mirror array
US10077080B2 (en) 2012-09-26 2018-09-18 Subaru Corporation Vehicle

Also Published As

Publication number Publication date
JPH088777B2 (en) 1996-01-29

Similar Documents

Publication Publication Date Title
KR930007049A (en) Analog to Digital Inverter
JPS63117667A (en) Control circuit for inverter
JPH0622556A (en) Pwm pattern generator circuit
JPH07273555A (en) Optional waveform generator
US4654773A (en) Inverter control circuit
US5086280A (en) Continuously variable pulsewidth waveform formation device employing two memories
JPH1073645A (en) Semiconductor-device testing apparatus
KR100304393B1 (en) Motor control apparatus
US5381045A (en) Circuit for AC voltage application in synchronism with pattern signal generator
JPH0528807Y2 (en)
JPH08293734A (en) Waveform generator
JP3249671B2 (en) Arbitrary length data string generator
JPS63208905A (en) Sequence generating circuit
JP2573068B2 (en) Digital pattern generator
JPH0718174Y2 (en) Arbitrary waveform generator
JPS61274280A (en) Pattern generator
JP2710792B2 (en) Digital phase shifter
JP2880019B2 (en) Pattern generator
SU888293A1 (en) Selective device for control of thyristorized regulators
JP2883664B2 (en) Analog-to-digital converter
JPH02305028A (en) A/d converter
KR980012938A (en) A / D conversion data processing circuit
JPH04301580A (en) Pattern generator
JPH0773212B2 (en) A / D converter
JPH0798999A (en) Device for generating optional length data row

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees