JPH07273555A - Optional waveform generator - Google Patents

Optional waveform generator

Info

Publication number
JPH07273555A
JPH07273555A JP6079521A JP7952194A JPH07273555A JP H07273555 A JPH07273555 A JP H07273555A JP 6079521 A JP6079521 A JP 6079521A JP 7952194 A JP7952194 A JP 7952194A JP H07273555 A JPH07273555 A JP H07273555A
Authority
JP
Japan
Prior art keywords
waveform
amplitude
output
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6079521A
Other languages
Japanese (ja)
Inventor
Masayuki Kawabata
雅之 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP6079521A priority Critical patent/JPH07273555A/en
Publication of JPH07273555A publication Critical patent/JPH07273555A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To reduce a storage time of data to a waveform data memory by controlling an amplitude of a generated waveform of the optional waveform generator with high accuracy and reducing the used capacity of the waveform data memory when the amplitude is controlled by digital data. CONSTITUTION:Amplitude information Cn is stored in a packet memory 3, digital data being normalized with amplitude of an output waveform are stored in a waveform data memory 4, a digital multiplier 16 provided between the waveform data memory 4 and a D/A converter 7 multiplies an output 15 of the amplitude information Cn by a waveform data output and provides an output of the product. Furthermore, the amplitude is controlled by selecting with changeover the waveform data output or the amplitude information Cn output based on control data stored in the packet memory 3 for each waveform packet.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ミクスドICテスタ等で
任意波形を発生させる場合に、振幅の制御を高精度に行
い、かつ、波形データメモリの使用量を減らし、そのデ
ータの当該メモリへの格納時間も減らした、任意波形発
生装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention, when an arbitrary waveform is generated by a mixed IC tester or the like, controls the amplitude with high accuracy, reduces the amount of use of the waveform data memory, and stores the data in the memory. The present invention relates to an arbitrary waveform generator with reduced storage time.

【0002】[0002]

【従来の技術】ミクスドICテスタ等の半導体試験装置を
用いて、被試験対象物である半導体デバイスを試験する
場合、任意波形発生器により、各種の波形の出力を加え
る必要がある。図2は、従来技術の任意波形発生器の構
成概念を示すブロック図である。先ず、アドレスコント
ローラ1や波形データメモリ4やD/Aコンバータ7を制
御するクロック8がある。各種の出力波形9である出力
、、を出力させる必要があるときは、パケット切
り替え信号が入力されると、パケットメモリ3のパケッ
ト1〜パケットn からスタートアドレス13及びストップ
アドレス14が出力される。次にそれらの出力は、アドレ
スコントローラ1で制御し、波形データメモリ4に入力
する。ここで、所定の波形データは、あらかじめ演算し
て生成し、波形メモリデータ4に格納しておく。そし
て、D/Aコンバータ入力データ5として出力され、D/A
コンバータ7に入力され、そしてD/Aコンバータ7から
波形出力6として出力し、各種の出力波形9を提供す
る。
2. Description of the Related Art When testing a semiconductor device, which is an object to be tested, using a semiconductor testing apparatus such as a mixed IC tester, it is necessary to add various waveform outputs by an arbitrary waveform generator. FIG. 2 is a block diagram showing a configuration concept of a conventional arbitrary waveform generator. First, there is a clock 8 for controlling the address controller 1, the waveform data memory 4, and the D / A converter 7. When it is necessary to output various output waveforms 9, which are output waveforms, when the packet switching signal is input, the start address 13 and the stop address 14 are output from the packets 1 to n of the packet memory 3. Next, those outputs are controlled by the address controller 1 and input to the waveform data memory 4. Here, the predetermined waveform data is calculated and generated in advance and stored in the waveform memory data 4. Then, it is output as D / A converter input data 5, and D / A
It is input to the converter 7 and output from the D / A converter 7 as a waveform output 6 to provide various output waveforms 9.

【0003】つまり、従来技術の任意波形発生器で、発
生を必要とする波形を生成する場合には、各個独立にそ
の都度演算して格納しておくという方法を採っていた。
すなわち、各種の出力波形9に示すような、出力波形の
振幅のみを変化させる場合でも、各振幅の波形データご
とに演算して生成し、それを波形データメモリ4に格納
しておき、波形データメモリ4のアドレスを切り換える
ことで実現していた。従って、振幅のみの異なる波形を
出力する場合でも、演算してメモリに格納しておく方法
のため、演算、格納の時間を多く必要とし、かつ、メモ
リ容量も大容量になってしまう、という欠点を有してい
た。
That is, when the arbitrary waveform generator of the prior art generates a waveform that needs to be generated, a method of individually calculating each time and storing it has been adopted.
That is, even when only the amplitude of the output waveform is changed as shown in various output waveforms 9, the waveform data of each amplitude is calculated and generated and stored in the waveform data memory 4, and the waveform data is stored. It was realized by switching the address of the memory 4. Therefore, even if waveforms with different amplitudes are output, the method of calculating and storing in the memory requires a long time for calculation and storage, and the memory capacity becomes large. Had.

【0004】[0004]

【発明が解決しようとする課題】従来技術の任意波形発
生器の発生波形の振幅をコントロールする方法において
は、各振幅の波形データを演算して、パケットメモリ上
に格納しておいて、パケット切り換え信号により、波形
データメモリのアドレスを切り換えることで振幅をコン
トロールしていた。そのために、波形は同じで振幅のみ
が異なるものを出力したい場合でも、必要な各振幅の波
形ごとに演算してメモリに格納しておくため、メモリの
容量を多く使ってしまい有効な利用法とはいえず、ま
た、格納するための時間にも多くを要していた。
In the prior art method of controlling the amplitude of the generated waveform of the arbitrary waveform generator, the waveform data of each amplitude is calculated and stored in the packet memory, and the packet switching is performed. The amplitude was controlled by switching the address of the waveform data memory by the signal. Therefore, even if you want to output waveforms that have the same waveform but different amplitudes, the waveforms of each required amplitude are calculated and stored in memory. No, but it also took a lot of time to store.

【0005】なお、D/Aコンバータ出力で、従来も、ア
ナログ波形をそのまま制御する場合、ATTすなわち減衰
器やVGA、すなわち電圧制御アンプを用いる場合もあっ
たが、それぞれに精度やゲインの変わるリニアリティの
悪さのため高精度に振幅をコントロールすることができ
なかった。そこで、本発明におけるディジタルデータに
よる任意波形発生器の発生波形の振幅コントロールにお
いては、変えたい、つまりコントロールしたい発生波形
の振幅のディジタルデータによって、D/Aコンバータ入
力データを制御することで、高精度に振幅がコントロー
ルでき、波形単位のメモリ使用量を減らして、波形デー
タメモリを有効利用し、かつ、格納する時間も格段に減
らしてしまう装置を実現することを目的とした。
Incidentally, in the past, when the analog waveform was directly controlled by the D / A converter output, the ATT, that is, the attenuator and the VGA, that is, the voltage control amplifier were used in some cases. It was not possible to control the amplitude with high precision due to the badness of. Therefore, in the amplitude control of the generated waveform of the arbitrary waveform generator by the digital data in the present invention, the D / A converter input data is controlled by the digital data of the generated waveform amplitude which is desired to be changed, that is, the high precision The purpose is to realize a device in which the amplitude can be controlled, the amount of memory used for each waveform is reduced, the waveform data memory is effectively used, and the storage time is significantly reduced.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するため
に、本発明においては、パケットメモリ3には波形を決
定するためのスタート/ストップアドレスを格納してお
くと共に、振幅をコントロールする振幅データ15を追加
して格納し、波形データと、振幅データとを乗算するデ
ィジタル乗算器を設けることによって、発生波形の振幅
をコントロールした。
In order to achieve the above object, according to the present invention, a start / stop address for determining a waveform is stored in the packet memory 3 and amplitude data for controlling the amplitude is stored. The amplitude of the generated waveform was controlled by additionally storing 15 and providing a digital multiplier for multiplying the waveform data and the amplitude data.

【0007】[0007]

【作用】[Action]

(1) 本発明によれば、従来技術とは異なり、図1のメモ
リ内容に示すように、パケット1〜3は、共にスタート
アドレスA1、ストップアドレスB1であり、同一波形
データが用いられている。そのとき振幅情報は、C1、
C2、C3、と異なっている。そしてパケット4で、は
じめてスタートアドレスならびにストップアドレスがA
2並びにB2に変化し、振幅情報もC4に変化したもの
が格納されている。つまり、振幅のみを変えたいとき、
すなわち、振幅をコントロールしたい場合においては、
波形を決めるデータは共用できることを示す。
(1) According to the present invention, unlike the prior art, as shown in the memory contents of FIG. 1, packets 1 to 3 are both start address A1 and stop address B1, and the same waveform data is used. . At that time, the amplitude information is C1,
Different from C2 and C3. Then, in packet 4, the start address and stop address are A for the first time.
2 and B2, and amplitude information changed to C4 are stored. In other words, when you want to change only the amplitude,
That is, when you want to control the amplitude,
It indicates that the data that determines the waveform can be shared.

【0008】出力すべき波形データで、波形データ長が
長いもの、つまりデータポイント数が多い場合や、振幅
を多段階にわたって変化させたいとき、例えば、振幅の
違いにより被測定対象物のICがどう振る舞うかを試験す
る必要のある場合がある。本発明では、ディジタル乗算
器によって波形データメモリからの波形だけの短波形デ
ータと、パケットメモリからの、やはり簡単な振幅情報
とを、組み合わせ乗算して必要な波形出力データを生成
する。このことのために、波形データメモリが持つ能力
を有効に利用できることになった。
When the waveform data to be output has a long waveform data length, that is, when the number of data points is large, or when it is desired to change the amplitude in multiple steps, for example, how the IC of the object to be measured may differ due to the difference in amplitude. It may be necessary to test for behavior. In the present invention, the required waveform output data is generated by combining and multiplying the short waveform data of only the waveform from the waveform data memory by the digital multiplier and the simple amplitude information from the packet memory. For this reason, the capability of the waveform data memory can be effectively used.

【0009】[0009]

【実施例】図1は、本発明による実施例の任意波形発生
器の構成概念を示すブロック図である。 (1)パケットメモリ3には、従来技術によるものとは異
なり、振幅情報C1・・・・Cn を設けた。また、波形
データメモリ4にも、図1に示すように、波形が異なる
もののみ格納することとした。つまり、正弦波が1つ、
また、矩形波で1つもつということである。従って、振
幅を変化させる情報を含むものは格納しない。 (2) そして、本発明では、波形データメモリ4とD/Aコ
ンバータ7との間に、振幅を所要のものに変化させるた
めのディジタル乗算器16を設けた。
1 is a block diagram showing the concept of an arbitrary waveform generator according to an embodiment of the present invention. (1) Unlike the prior art, the packet memory 3 is provided with amplitude information C1 ... Cn. Further, as shown in FIG. 1, only the waveform data memory 4 having different waveforms is stored. That is, one sine wave,
It also means that you have one square wave. Therefore, information containing information that changes the amplitude is not stored. (2) In the present invention, the digital multiplier 16 for changing the amplitude to the required value is provided between the waveform data memory 4 and the D / A converter 7.

【0010】(3) パケット切換信号2によって、パケッ
トメモリ3に命令が出され、該当するパケットのスター
トアドレスAn及びストップアドレスBnを用いたアドレ
スコントローラ1の制御で、所要の波形データが波形デ
ータメモリ4から出力され、ディジタル乗算器16に入力
される。それと共に、パケットメモリ3の中の振幅情報
Cnを同じくディジタル乗算器16に入力し、波形データの
振幅を変化させるものである。 (4) そして、ディジタル乗算器16から出力されたD/Aコ
ンバータ入力データ5は、クロック信号8により制御さ
れ、D/Aコンバータ7から、波形出力6として出力され
る。
(3) A command is issued to the packet memory 3 by the packet switching signal 2, and the required waveform data is converted into the waveform data memory under the control of the address controller 1 using the start address An and the stop address Bn of the corresponding packet. It is output from 4 and input to the digital multiplier 16. At the same time, the amplitude information in the packet memory 3
Cn is also input to the digital multiplier 16 to change the amplitude of the waveform data. (4) Then, the D / A converter input data 5 output from the digital multiplier 16 is controlled by the clock signal 8 and output from the D / A converter 7 as the waveform output 6.

【0011】(5) 本発明の実施例における構成のディジ
タル乗算器16に代えて、ディジタル加算器とすれば、振
幅を変化させるのではなく、オフセットを変える波形出
力を得ることができる。 (6) また、本発明の実施例における構成のディジタル乗
算器16にさらに、ディジタル加算器を加えて、両器を切
り換える構成とすれば、振幅変化とオフセット変化の双
方の波形出力が可能である。 (7) また、本発明の実施例における構成の波形データメ
モリ4に代えて、フェーズアキュムレータを用いたダイ
レクト・ディジタル・シンセサイザ(DDS)とすれ
ば、DDSの波形振幅を高精度に制御できる。
(5) If a digital adder is used in place of the digital multiplier 16 of the embodiment of the present invention, a waveform output that changes the offset instead of changing the amplitude can be obtained. (6) Further, if a digital adder is further added to the digital multiplier 16 having the configuration of the embodiment of the present invention to switch both units, waveform output of both amplitude change and offset change is possible. . (7) Further, if a direct digital synthesizer (DDS) using a phase accumulator is used instead of the waveform data memory 4 of the configuration of the embodiment of the present invention, the waveform amplitude of DDS can be controlled with high accuracy.

【0012】本発明は、以上説明したように構成されて
いるので、以下に記載するような効果を奏する。 (1) 従来技術では、任意波形発生器において、振幅のみ
異なる波形を生成して出力する場合でも、振幅の異なる
ごとにそれぞれ演算して入力し、さらに、波形データメ
モリに格納する方法であったため、格納時間が長時間と
なり、かつ、波形データが多量となり波形データメモリ
の容量が大容量になってしまっていた。本発明によれ
ば、演算・格納時間が格段に短時間となり、波形データ
も少量で済み、波形データメモリが有効利用できるよう
になったので、格段に少容量で実現できた。
Since the present invention is constructed as described above, it has the following effects. (1) In the prior art, even if the arbitrary waveform generator generates and outputs waveforms that differ only in amplitude, the method is to calculate and input each for different amplitudes, and then store it in the waveform data memory. The storage time becomes long, and the waveform data becomes large, resulting in a large capacity of the waveform data memory. According to the present invention, the calculation / storing time is remarkably short, the amount of waveform data is small, and the waveform data memory can be effectively used.

【0013】(2) また、ATTやVGAを用いて構成するので
はなく、ディジタル乗算器やディジタル加算器で構成で
きたので、きわめて高精度に波形の振幅をコントロール
して出力しうる、任意波形発生器が実現できた。
(2) Further, since it can be configured by a digital multiplier or a digital adder instead of using an ATT or VGA, it is possible to control the amplitude of the waveform with extremely high precision and output the arbitrary waveform. The generator was realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による実施例の任意波形発生器の構成概
念を示すブロック図である。
FIG. 1 is a block diagram showing a configuration concept of an arbitrary waveform generator according to an embodiment of the present invention.

【図2】従来技術の任意波形発生器の構成概念を示すブ
ロック図である。
FIG. 2 is a block diagram showing a configuration concept of a conventional arbitrary waveform generator.

【符号の説明】[Explanation of symbols]

1 アドレスコントローラ 2 パケット切換信号 3 パケットメモリ 4 波形データメモリ 5 D/Aコンバータ入力データ 6 波形出力 7 D/Aコンバータ 8 クロック 9 各種の出力波形 10 出力 11 出力 12 出力 13 スタートアドレス出力 14 ストップアドレス出力 15 振幅情報出力 16 ディジタル乗算器 1 address controller 2 packet switching signal 3 packet memory 4 waveform data memory 5 D / A converter input data 6 waveform output 7 D / A converter 8 clock 9 various output waveforms 10 output 11 output 12 output 13 start address output 14 stop address output 15 Amplitude information output 16 Digital multiplier

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年7月8日[Submission date] July 8, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Name of item to be amended] Title of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【発明の名称】 任意波形発生器Title: Arbitrary waveform generator

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 振幅をコントロールする振幅情報を格納
したパケットメモリ(3)を設け、 発生波形の振幅が正規化されたディジタルデータを格納
した波形データメモリ(4)を設け、 当該波形データメモリ(4)の出力と、当該振幅情報の
出力(15)とを入力して乗算するディジタル乗算器(1
6)を設け、 当該ディジタル乗算器(16)の出力を入力とするD/Aコ
ンバータ(7)を設け、以上の構成を具備することを特
徴とする、任意波形発生器。
1. A packet memory (3) storing amplitude information for controlling amplitude, a waveform data memory (4) storing digital data in which the amplitude of a generated waveform is normalized, and the waveform data memory (3). A digital multiplier (1 that inputs and multiplies the output of 4) and the output of the amplitude information (15)
An arbitrary waveform generator characterized in that 6) is provided, a D / A converter (7) that receives the output of the digital multiplier (16) is provided, and the above configuration is provided.
【請求項2】 ディジタル乗算器(16)に代えて、ディ
ジタル加算器とした請求項1記載の任意波形発生器。
2. The arbitrary waveform generator according to claim 1, wherein a digital adder is used instead of the digital multiplier (16).
【請求項3】 ディジタル乗算器(16)の他に、ディジ
タル加算器を設け、各出力を切り換えてD/Aコンバータ
(7)に接続することを特徴とする、請求項1記載の任
意波形発生器。
3. The arbitrary waveform generator according to claim 1, wherein a digital adder is provided in addition to the digital multiplier (16), and each output is switched and connected to the D / A converter (7). vessel.
【請求項4】 波形データメモリ(4)に代えて、フェ
ーズアキュムレータとした請求項1記載の任意波形発生
器。
4. The arbitrary waveform generator according to claim 1, wherein a phase accumulator is used instead of the waveform data memory (4).
JP6079521A 1994-03-25 1994-03-25 Optional waveform generator Pending JPH07273555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6079521A JPH07273555A (en) 1994-03-25 1994-03-25 Optional waveform generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6079521A JPH07273555A (en) 1994-03-25 1994-03-25 Optional waveform generator

Publications (1)

Publication Number Publication Date
JPH07273555A true JPH07273555A (en) 1995-10-20

Family

ID=13692290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6079521A Pending JPH07273555A (en) 1994-03-25 1994-03-25 Optional waveform generator

Country Status (1)

Country Link
JP (1) JPH07273555A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134713A1 (en) 2005-06-14 2006-12-21 Anritsu Corporation Communication device test signal generating apparatus and communication device test signal generating method
JP2009503500A (en) * 2005-07-29 2009-01-29 テラダイン・インコーポレーテッド Programmable pin electronics driver
JP2009133746A (en) * 2007-11-30 2009-06-18 Yokogawa Electric Corp Waveform generator and semiconductor tester
US7668234B2 (en) 2005-06-14 2010-02-23 Anritsu Corp. Test signal generating apparatus for communications equipment and test signal generating method for communications equipment
DE112008001574T5 (en) 2007-06-05 2010-04-29 Advantest Corp. Waveform generator, waveform generation method and program
JP2016508281A (en) * 2012-12-18 2016-03-17 トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG Method for generating high frequency power and power supply system with power converter for supplying power to a load
JP2017512355A (en) * 2013-12-18 2017-05-18 トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG Power supply system and method for forming power
JP2020514645A (en) * 2017-03-24 2020-05-21 ジョンソン コントロールズ テクノロジー カンパニーJohnson Controls Technology Company Pressure dam bearing

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134713A1 (en) 2005-06-14 2006-12-21 Anritsu Corporation Communication device test signal generating apparatus and communication device test signal generating method
US7668234B2 (en) 2005-06-14 2010-02-23 Anritsu Corp. Test signal generating apparatus for communications equipment and test signal generating method for communications equipment
JP2009503500A (en) * 2005-07-29 2009-01-29 テラダイン・インコーポレーテッド Programmable pin electronics driver
DE112008001574T5 (en) 2007-06-05 2010-04-29 Advantest Corp. Waveform generator, waveform generation method and program
US7999578B2 (en) 2007-06-05 2011-08-16 Advantest Corporation Waveform generation device, waveform generation method, and computer readable medium
JP2009133746A (en) * 2007-11-30 2009-06-18 Yokogawa Electric Corp Waveform generator and semiconductor tester
JP2016508281A (en) * 2012-12-18 2016-03-17 トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG Method for generating high frequency power and power supply system with power converter for supplying power to a load
JP2017512355A (en) * 2013-12-18 2017-05-18 トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG Power supply system and method for forming power
JP2020514645A (en) * 2017-03-24 2020-05-21 ジョンソン コントロールズ テクノロジー カンパニーJohnson Controls Technology Company Pressure dam bearing

Similar Documents

Publication Publication Date Title
JP2515022B2 (en) Accelerator controller
JPH0862305A (en) Address pattern generator
JPH07273555A (en) Optional waveform generator
JP2001339282A (en) Variable delay circuit and semiconductor circuit testing device
US7246017B2 (en) Waveform measuring apparatus for measuring waveform data and writing measurement data to acquisition memory
JPH06318092A (en) Variable delay circuit
JPH08293734A (en) Waveform generator
JPH1194920A (en) Pattern generator for semiconductor testing device
JPH09127196A (en) Ic tester
JPS61274280A (en) Pattern generator
JP2002042491A (en) Semiconductor test apparatus
JPS61126482A (en) Digital pattern tester
JPH0528807Y2 (en)
JPH11191080A (en) Memory testing device
JPH07280893A (en) Semiconductor memory test system
JPH06188635A (en) Optional waveform generator
JPS63117667A (en) Control circuit for inverter
JPH0425893A (en) Access controller for image memory
JPH04161870A (en) Timing generating circuit of ic tester
JPS63241443A (en) Waveform generating device
JPH06265597A (en) Test equipment for semiconductor integrated circuit
JP2001215243A (en) Analog multiplication circuit
US20010027516A1 (en) Squence control circuit
JPS62259145A (en) Generating device for algorithmic pattern
JPH04301580A (en) Pattern generator

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030610