JP2710792B2 - Digital phase shifter - Google Patents

Digital phase shifter

Info

Publication number
JP2710792B2
JP2710792B2 JP63197170A JP19717088A JP2710792B2 JP 2710792 B2 JP2710792 B2 JP 2710792B2 JP 63197170 A JP63197170 A JP 63197170A JP 19717088 A JP19717088 A JP 19717088A JP 2710792 B2 JP2710792 B2 JP 2710792B2
Authority
JP
Japan
Prior art keywords
output
command
signal
rectifier
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63197170A
Other languages
Japanese (ja)
Other versions
JPH0251359A (en
Inventor
亙 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63197170A priority Critical patent/JP2710792B2/en
Publication of JPH0251359A publication Critical patent/JPH0251359A/en
Application granted granted Critical
Publication of JP2710792B2 publication Critical patent/JP2710792B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、電力変換機の制御装置に係り、特に、交流
電気車等の電力変換機の位相制御のために用いて好適な
デイジタル移相器に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for a power converter, and more particularly to a digital phase shifter suitable for use in phase control of a power converter such as an AC electric vehicle. About the vessel.

[従来の技術] 電力変換機の位相制御を行うために用いられる移相器
に関する従来技術として、例えば、マイコン等からの制
御遅れ角指令に従つて移相パルスを発生する技術が知ら
れている。以下、この種従来技術の一例を図面により説
明する。
[Prior Art] As a prior art related to a phase shifter used for performing phase control of a power converter, for example, a technique of generating a phase shift pulse in accordance with a control delay angle command from a microcomputer or the like is known. . Hereinafter, an example of this type of prior art will be described with reference to the drawings.

第5図は従来技術による移相器の一例の構成を示すブ
ロツク図、第6図はその動作を説明する波形図である。
第5図において、41〜44はタイマである。
FIG. 5 is a block diagram showing an example of the configuration of a conventional phase shifter, and FIG. 6 is a waveform diagram for explaining the operation thereof.
In FIG. 5, 41 to 44 are timers.

第5図に示す従来技術は、タイマ41〜44を移相器とし
て用いるものである。このタイマ41〜44は、第6図に示
す電源である交流電圧14をゼロクロス信号15をタイミン
グ信号として動作し、その出力は、それぞれ、対応する
整流ブリツジ1段の制御のために用いられる。
The prior art shown in FIG. 5 uses timers 41 to 44 as phase shifters. The timers 41 to 44 operate using the AC voltage 14 as a power source shown in FIG. 6 as a timing signal with the zero-cross signal 15 as a timing signal, and the output thereof is used for controlling the corresponding one stage of the rectifying bridge.

第6図に示す波形図は、1つのタイマ、例えば、タイ
マ41について、その動作を説明するものである。第5
図,第6図において、制御遅れ角指令45は、タイマ41の
プリセツト値として指令される。この制御遅れ角指令45
は、交流電圧14のゼロクロス信号15に同期してタイマ41
に取り込まれ、タイマ41は、直ちに与えられた指令45の
減算を開始する。そして、タイマ41は、そのカウント値
が“0"となつたとき、整流ブリツジへ点弧信号46を出力
する。この点弧信号46は、次のゼロクロス信号15によつ
て、指令45がタイマ41に取り込まれるまで、継続して出
力される。従つて、第5図に示す従来技術は、タイマ41
に与えられる制御遅れ角指令45の大きさを変化させるこ
とによつて、整流ブリツジ制御用の点弧信号46のパルス
幅で調節することができる。他のタイマ42〜44も、同様
に、それぞれに印加される制御遅れ角指令を受けて、対
応する整流ブリツジを制御する点弧信号46を出力する。
The waveform diagram shown in FIG. 6 explains the operation of one timer, for example, the timer 41. Fifth
In FIG. 6 and FIG. 6, the control delay angle command 45 is issued as a preset value of the timer 41. This control delay angle command 45
The timer 41 is synchronized with the zero-cross signal 15 of the AC voltage 14.
And the timer 41 immediately starts subtracting the given command 45. Then, when the count value reaches “0”, the timer 41 outputs a firing signal 46 to the rectifying bridge. The firing signal 46 is continuously output by the next zero-cross signal 15 until the command 45 is taken into the timer 41. Therefore, the prior art shown in FIG.
By changing the magnitude of the control delay angle command 45 given to the motor, it is possible to adjust the pulse width of the ignition signal 46 for rectifying bridge control. Similarly, the other timers 42 to 44 output the firing signal 46 for controlling the corresponding commutation bridge in response to the control delay angle commands applied to the respective timers.

なお、前述のような移相器に関する従来技術として、
例えば、特開昭57−168315号公報,特開昭60−96194号
公報等に記載された技術が知られている。
In addition, as a prior art regarding the phase shifter as described above,
For example, the techniques described in JP-A-57-168315 and JP-A-60-96194 are known.

[発明が解決しようとする課題] 前記従来技術は、タイマのカウント値が時々刻々に変
化するため、制御遅れ角指令45を任意のタイミングで変
更することが困難であり、従つて、電源電圧の半周期内
に制御遅れ角指令45を複数回変更することが、ほとんど
不可能であつた。このため、前記従来技術は、制御の応
答を高速に行わせることが困難であり、例えば、電源電
圧の変動等の外乱があつた場合に、即座に制御遅れ角指
令を変更して、その影響を低減することが困難であると
いう問題点を有していた。
[Problems to be Solved by the Invention] In the conventional technique, since the count value of the timer changes every moment, it is difficult to change the control delay angle command 45 at an arbitrary timing. It was almost impossible to change the control delay angle command 45 multiple times within a half cycle. For this reason, it is difficult for the above-mentioned conventional technology to perform control response at high speed. For example, when there is a disturbance such as a fluctuation of a power supply voltage, the control delay angle command is immediately changed, and the influence is affected. However, there is a problem that it is difficult to reduce the

また、前記従来技術は、整流ブリツジが複数備えられ
る電力変換機を制御する場合には、整流ブリツジの数と
同数の移相器が必要であるという問題点があつた。
Further, the conventional technique has a problem that when controlling a power converter having a plurality of rectifying bridges, the same number of phase shifters as the number of rectifying bridges are required.

本発明の目的は、前記従来技術の問題点を解決し、制
御遅れ角指令を任意のタイミングで変更できるようにし
て、制御の応答性を向上させ、整流ブリツジの数が複数
の場合にも、1つの移相器でこれらを制御できるように
したデイジタル移相器を提供することにある。
An object of the present invention is to solve the above-described problems of the related art, to enable control delay angle commands to be changed at an arbitrary timing, to improve control responsiveness, and to improve the control responsiveness even when the number of commutation bridges is plural. An object of the present invention is to provide a digital phase shifter in which these can be controlled by one phase shifter.

[課題を解決するための手段] 本発明によれば前記目的は、交流電源より直列接続さ
れた複数の整流ブリッジを介して直流を得る電力変換器
における前記整流ブリッジに対する点弧指令を生成する
移相器において、電源電圧の電気角に相当する信号を出
力する手段と、制御遅れ角指令を保持する手段と、これ
らの手段の出力を比較する比較手段と、前記比較手段の
出力を前記複数の整流ブリッジの1つに分配するための
分配手段と、分配された出力を交流電圧の次のゼロクロ
ス位置まで保持する手段とを備え、前記保持された出力
を前記整流ブリッジの点弧指令として出力することによ
り達成される。
Means for Solving the Problems According to the present invention, the object is to provide a power converter that obtains a direct current through a plurality of rectifier bridges connected in series from an AC power supply to generate an ignition command for the rectifier bridge. In the phaser, a means for outputting a signal corresponding to the electrical angle of the power supply voltage, a means for holding a control delay angle command, a comparing means for comparing the outputs of these means, and an output of the comparing means Distributing means for distributing to one of the rectifying bridges, and means for holding the distributed output up to the next zero-cross position of the AC voltage, and outputting the held output as a firing command for the rectifying bridge. This is achieved by:

[作用] コンパレータの一方の入力には、交流電圧の電気角に
対応した値が与えられ、他方の入力には、制御遅れ角指
令が与えられる。そして、これらの大小関係がコンパレ
ータで比較され、その比較結果が点弧指令として出力さ
れる。このような構成によれば、制御遅れ角指令を、交
流の電気角によつて変化させる必要がないので(前記従
来技術においては、交流電圧のゼロクロス点以外で制御
指令を変化させたい場合には、その電気角に応じて指令
値を変化させる必要がある。)、制御遅れ角指令を任意
のタイミングで変更することが可能となる。
[Operation] A value corresponding to the electrical angle of the AC voltage is given to one input of the comparator, and a control delay angle command is given to the other input. Then, these magnitude relationships are compared by a comparator, and the comparison result is output as a firing command. According to such a configuration, it is not necessary to change the control delay angle command according to the AC electrical angle. (In the prior art, when the control command is desired to be changed at a point other than the zero cross point of the AC voltage, It is necessary to change the command value according to the electrical angle.), And it is possible to change the control delay angle command at an arbitrary timing.

また、コンパレータの出力、すなわち、点弧指令をデ
マルチプレクサ等による選択回路により、ある整流ブリ
ツジへの点弧指令として与え、その他の整流ブリツジに
対しては、オンまたはオフ指令を与えるようにすれば、
1つの移相器で複数の整流ブリツジの制御を行うことが
可能となる。
Further, the output of the comparator, that is, the firing command is given as a firing command to a certain rectifying bridge by a selection circuit such as a demultiplexer, and an ON or OFF command is given to other rectifying bridges. ,
A single phase shifter can control a plurality of rectifying bridges.

[実施例] 以下、本発明によるデイジタル移相器の一実施例を図
面により詳細に説明する。
Hereinafter, an embodiment of a digital phase shifter according to the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例の構成を示すブロツク図、
第2図はその動作を説明する波形図である。第1図にお
いて、1はカウンタ、2,5,7はフリツプフロツプ、3は
コンパレータ、4はデマルチプレクサ、6は論理回路、
8はゲートパルス発生器、9はパンタグラフ、10は変圧
器、11は整流器、12は負荷、14は架線である。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 is a waveform chart for explaining the operation. In FIG. 1, 1 is a counter, 2, 5, 7 are flip-flops, 3 is a comparator, 4 is a demultiplexer, 6 is a logic circuit,
8 is a gate pulse generator, 9 is a pantograph, 10 is a transformer, 11 is a rectifier, 12 is a load, and 14 is an overhead wire.

第1図に示す本発明によるデイジタル移相器の一実施
例は、クロツク信号27を計数し、第2図に示す交流電圧
14のゼロクロス信号15でリセツトされることにより交流
電圧14の電気角に対応したデータを出力するカウンタ
1、制御遅れ角指令28をラツチするフリツプフロツプ
2、カウンタ1の出力とフリツプフロツプ2の出力を比
較するコンパレータ3、コンパレータ3の出力先を切り
換えるデマルチプレクサ4、点弧指令29をラツチするフ
リツプフロツプ5、デマルチプレクサ4とフリツプフロ
ツプ5の出力の論理演算を行う論理回路6、論理回路6
の出力をゼロクロス信号15が与えられる迄保持するフリ
ツプフロツプ7から構成される。
An embodiment of the digital phase shifter according to the present invention shown in FIG. 1 counts the clock signal 27 and outputs the AC voltage shown in FIG.
The counter 1 outputs data corresponding to the electrical angle of the AC voltage 14 by being reset by the zero cross signal 15, the flip-flop 2 for latching the control delay angle command 28, and the output of the counter 1 is compared with the output of the flip-flop 2. A comparator 3, a demultiplexer 4 for switching the output destination of the comparator 3, a flip-flop 5 for latching the ignition command 29, a logic circuit 6 for performing a logical operation on the outputs of the demultiplexer 4 and the flip-flop 5, and a logic circuit 6
Is held until the zero-cross signal 15 is supplied.

前述のように構成される本発明の一実施例によるデイ
ジタル移相器が制御の対象とする電力変換機は、例え
ば、交流電気車における主回路であり、ゲートパルス発
生器と整流器11と変圧器10とにより構成されている。そ
して、この主回路は、パンタグラフ9を介して得た架線
14からの交流電力を変圧器10で受け、整流器11を介して
車両駆動用モータ等の負荷12を駆動する。整流器11は、
複数の整流ブリツジが直列接続されて構成されており、
ゲートパルス発生器8より与えられるゲート制御信号に
より、1個の整流ブリツジが制御され、他の整流ブリツ
ジが、オンまたはオフに制御されて、その出力電圧が制
御されるものである。
The power converter to be controlled by the digital phase shifter according to one embodiment of the present invention configured as described above is, for example, a main circuit in an AC electric vehicle, and includes a gate pulse generator, a rectifier 11, and a transformer. And 10. The main circuit is an overhead line obtained through the pantograph 9
The AC power from 14 is received by the transformer 10, and the load 12 such as a vehicle drive motor is driven via the rectifier 11. Rectifier 11
A plurality of rectifying bridges are connected in series,
One rectifier bridge is controlled by a gate control signal provided from the gate pulse generator 8, and the other rectifier bridge is controlled to be turned on or off to control its output voltage.

第2図に示す波形図において、三角波16は、クロツク
27をカウントするカウンタ1の出力をアナログ信号で示
したもので、交流電圧14の電気角に対応したものであ
る。また、階段状の波形17は、制御遅れ角指令28を受け
るフリツプフロツプ2により一旦ラツチされた後に出力
される制御遅れ角指令である。コンパレータ3は、カウ
ンタ1の出力とフリツプフロツプ2の出力とを比較し、
フリツプフロツプ2の出力、すなわち、制御遅れ角指令
17が大きくなつたとき出力を発生する。この出力は、制
御遅れ角指令17が大きくなると、そのパルス幅が広がる
移相信号であり、整流ブリツジに対する点弧信号となる
もので、波形18に示すようになる。この信号は、デマル
チプレクサ4に入力される。
In the waveform diagram shown in FIG. 2, the triangular wave 16 is a clock.
The output of the counter 1 that counts 27 is represented by an analog signal, and corresponds to the electrical angle of the AC voltage 14. The step-like waveform 17 is a control delay angle command output after being temporarily latched by the flip-flop 2 receiving the control delay angle command 28. The comparator 3 compares the output of the counter 1 with the output of the flip-flop 2,
Output of flip-flop 2, ie, control delay angle command
Generates an output when 17 becomes large. This output is a phase shift signal whose pulse width is widened when the control delay angle command 17 becomes large, and becomes an ignition signal for the rectifying bridge, as shown in a waveform 18. This signal is input to the demultiplexer 4.

いま、デマルチプレクサ4の2つの出力20,21に注目
することにする。デマルチプレクサ4は、その制御信号
19が“0"のときに、入力信号18を出力20に、また、制御
信号19が“1"のときに、移相信号18を出力21に伝達する
ように動作し、時刻t1以前で前述の制御信号19が“0"、
フリツプフロツプ5の出力22,23が“0"であるとする。
フリツプフロツプ5は、点弧指令29を受け、整流器11内
のどの整流ブリツジをオン状態とするかを示す情報をラ
ツチしている。
Attention is now directed to the two outputs 20, 21 of the demultiplexer 4. The demultiplexer 4 outputs the control signal
When the signal 19 is "0", the input signal 18 is transmitted to the output 20, and when the control signal 19 is "1", the phase shift signal 18 is transmitted to the output 21. Control signal 19 is “0”,
It is assumed that the outputs 22, 23 of the flip-flop 5 are "0".
The flip-flop 5 receives the firing command 29 and latches information indicating which rectifying bridge in the rectifier 11 is to be turned on.

前述の時刻t1以前の状態で、制御信号19が“0"である
ため、移相信号18は、デマルチプレクサ4の出力20に伝
達され、論理回路6に印加される。論理回路6に与えら
れるフリツプフロツプ6の出力22は“0"となつているの
で、出力20からの移相信号18は、このままの形で、次の
ゼロクロス信号まで、この移相信号18をラツチするフリ
ツプフロツプ7を介して、点弧指令信号24としてゲート
パルス発生器8に与えられる。ゲートパルス発生回路8
は、これにより、整流器11の最下段の第1の整流ブリツ
ジに、移相信号18に基づくゲート制御信号を与えて、整
流ブリツジを制御する。このとき、他の整流ブリツジ
は、オフ状態となつており、整流器11の出力電圧は、波
形26の時刻t1以前の部分に示す波形のようになる。
Since the control signal 19 is "0" before the time t1, the phase shift signal 18 is transmitted to the output 20 of the demultiplexer 4 and applied to the logic circuit 6. Since the output 22 of the flip-flop 6 applied to the logic circuit 6 is "0", the phase-shifted signal 18 from the output 20 latches the phase-shifted signal 18 as it is until the next zero-cross signal. The signal is supplied to the gate pulse generator 8 via the flip-flop 7 as a firing command signal 24. Gate pulse generation circuit 8
Thus, the rectifier bridge is controlled by applying a gate control signal based on the phase shift signal 18 to the first rectifier bridge at the lowermost stage of the rectifier 11. At this time, the other rectifying bridges are in the off state, and the output voltage of the rectifier 11 has a waveform as shown in a portion of the waveform 26 before the time t1.

時刻t1になると、デマルチプレクサ4の制御信号19が
“1"となり、フリツプフロツプ5の出力22が“1"とな
る。この結果、移相信号18は、デマルチプレクサの出力
21、論理回路6、フリツプフロツプ7を介して、点弧指
令信号25としてゲートパルス発生器8に与えられる。ま
た、フリツプフロツプ5の出力22、すなわち、第1の整
流ブリツジに対する点弧指令が“1"となつたことによ
り、フリツプフロツプ7の出力である点弧指令信号24
は、制御遅れ角“0"の信号となる。ゲートパルス発生器
8は、これにより、前記最下段の第1の整流ブリツジを
オン状態に制御し、その次の第2の整流ブリツジに、移
相信号18に基づくゲート制御信号を与えて、整流ブリツ
ジを制御する。このとき、さらに上段にある他の整流ブ
リツジは、オフ状態となつているので、整流器11の出力
電圧は、第1の整流ブリツジによる制御されていない出
力電圧に、制御された第2の整流ブリツジの出力電圧が
加算されて、時刻t1以降の波形26のようになる。このよ
うな制御を続けることにより、整流器11の出力電圧は、
徐々に上昇するように制御される。同様にして、整流器
11の出力電圧を降下させる制御を行うことも可能であ
る。
At time t1, the control signal 19 of the demultiplexer 4 becomes "1", and the output 22 of the flip-flop 5 becomes "1". As a result, the phase shift signal 18 is output from the demultiplexer.
21, a logic circuit 6 and a flip-flop 7 are supplied to the gate pulse generator 8 as a firing command signal 25. When the output 22 of the flip-flop 5, that is, the firing command for the first rectifying bridge becomes "1", the firing command signal 24 which is the output of the flip-flop 7 is output.
Is a signal of the control delay angle “0”. The gate pulse generator 8 thereby controls the first rectification bridge at the lowermost stage to be in an ON state, and supplies a gate control signal based on the phase shift signal 18 to the next second rectification bridge to rectify the same. Control the bridge. At this time, the other rectifier bridges in the upper stage are in the off state, so that the output voltage of the rectifier 11 is changed to the uncontrolled output voltage of the first rectifier bridge and the controlled second rectifier bridge. Are added to form a waveform 26 after time t1. By continuing such control, the output voltage of the rectifier 11 becomes
It is controlled to gradually rise. Similarly, a rectifier
It is also possible to perform control for lowering the output voltage of 11.

前述した本発明の実施例は、制御遅れ角指令28と点弧
指令29とにより、前述のようにして、整流器11内の整流
ブリツジの1個に対するゲート制御を行い、他の整流ブ
リツジをオンまたはオフに制御することができるので、
直列接続された複数の整流ブリツジにより構成される整
流器を、1個の移相器で制御することが可能であり、制
御遅れ指令の変更を、交流電圧の電気角に規制されずに
任意の時点で行うことができ、応答性の高い制御を行う
ことが可能となる。
In the above-described embodiment of the present invention, as described above, the gate control is performed on one of the rectifying bridges in the rectifier 11 by the control delay angle command 28 and the firing command 29, and the other rectifying bridge is turned on or off. Can be controlled off,
A rectifier composed of a plurality of rectifier bridges connected in series can be controlled by one phase shifter, and the control delay command can be changed at any time without being restricted by the electrical angle of the AC voltage. And control with high responsiveness can be performed.

第3図は本発明の他の実施例の構成を示すブロツク
図、第4図は動作を説明する波形図である。第3図にお
いて、13はROMであり、他の符号は第1図の場合と同一
である。
FIG. 3 is a block diagram showing the configuration of another embodiment of the present invention, and FIG. 4 is a waveform diagram for explaining the operation. In FIG. 3, reference numeral 13 denotes a ROM, and other symbols are the same as those in FIG.

第3図に示す本発明の他の実施例は、カウンタ1の出
力をROM13のアドレス信号とし、ROM13の出力27を交流電
圧14の電気角に対応した信号としてコンパレータ3に与
えている点で第1図に示す実施例と相違し、その他は、
同様に構成されている。
Another embodiment of the present invention shown in FIG. 3 is that the output of the counter 1 is given as an address signal of the ROM 13 and the output 27 of the ROM 13 is given to the comparator 3 as a signal corresponding to the electrical angle of the AC voltage 14. 1 is different from the embodiment shown in FIG.
It is configured similarly.

一般に、交流電圧の位相制御では、整流器の直流出力
電圧の交流電圧に対する比は、制御遅れ角をαとすれ
ば、(1+cosα)/2となる。従つて、第3図に示す本
発明の実施例では、ROM13のデータを、第4図の波形27
に示すように、(1+cosα)/2の波形が出力されるよ
うに設定している。第3図に示す実施例は、これによ
り、制御遅れ角指令28と整流器11の出力電圧とが比例関
係となるようにすることができ、非線形性を打ち消すこ
とができるので、制御性能を向上させることができる。
Generally, in the phase control of the AC voltage, the ratio of the DC output voltage of the rectifier to the AC voltage is (1 + cos α) / 2, where α is the control delay angle. Therefore, in the embodiment of the present invention shown in FIG. 3, the data in the ROM 13 is stored in the waveform 27 shown in FIG.
As shown in (1), it is set so that a waveform of (1 + cosα) / 2 is output. In the embodiment shown in FIG. 3, the control delay angle command 28 and the output voltage of the rectifier 11 can thereby be in a proportional relationship, and the nonlinearity can be canceled out, thereby improving the control performance. be able to.

前述した本発明の実施例は、電気車の主回路における
整流器の制御に用いるとして説明したが、本発明は、負
荷に加える直流電圧を変化させるような、他の技術分野
においても用いることができる。
Although the above-described embodiment of the present invention has been described as being used for controlling a rectifier in a main circuit of an electric vehicle, the present invention can be used in other technical fields such as changing a DC voltage applied to a load. .

[発明の効果] 以上説明したように、本発明によれば、制御遅れ角指
令を任意のタイミングで変更できるので、例えば、電源
電圧の変動等の外乱に対しても、高速に応答して制御遅
れ角指令を調整することが可能であり、外乱の影響を低
減することができる等の制御性能の向上を計ることがで
き、また、整流ブリツジが複数備えられる場合にも、1
台の本発明による移相器で対応することができるため、
特に、多段構成の整流器の制御のための制御装置の小形
化を計ることができる。
[Effects of the Invention] As described above, according to the present invention, since the control delay angle command can be changed at an arbitrary timing, for example, control can be performed at high speed even with disturbances such as power supply voltage fluctuations. The delay angle command can be adjusted, the control performance can be improved such as the effect of disturbance can be reduced, and even when a plurality of rectifying bridges are provided,
Can be handled by one phase shifter according to the present invention,
In particular, it is possible to reduce the size of the control device for controlling the multi-stage rectifier.

また、本発明によれば、ROMを用いることにより、制
御遅れ角指令と整流器出力電圧とが比例関係となるよう
な信号を発生することができるので、指令と出力電圧の
非線形性を打ち消すことが可能となり、制御性能をさら
に向上させることができる。
Further, according to the present invention, by using the ROM, it is possible to generate a signal such that the control delay angle command and the rectifier output voltage are in a proportional relationship, so that the nonlinearity between the command and the output voltage can be canceled. This makes it possible to further improve control performance.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の構成を示すブロツク図、第
2図はその動作を説明する波形図、第3図は本発明の他
の実施例の構成を示すブロツク図、第4図はその動作を
説明する波形図、第5図は従来技術の一例の構成を示す
ブロツク図、第6図はその動作を説明する波形図であ
る。 1……カウンタ、2,5,7……フリツプフロツプ、3……
コンパレータ、4……デマルチプレクサ、6……論理回
路、8……ゲートパルス発生器、9……パンタグラフ、
10……変圧器、11……整流器、12……負荷、13……RO
M、14……架線。
FIG. 1 is a block diagram showing the configuration of one embodiment of the present invention, FIG. 2 is a waveform diagram illustrating the operation thereof, FIG. 3 is a block diagram showing the configuration of another embodiment of the present invention, and FIG. FIG. 5 is a waveform diagram for explaining the operation, FIG. 5 is a block diagram showing an example of the configuration of the prior art, and FIG. 6 is a waveform diagram for explaining the operation. 1 ... Counter, 2,5,7 ... Flip-flop, 3 ...
Comparator, 4 Demultiplexer, 6 Logic circuit, 8 Gate pulse generator, 9 Pantograph,
10 …… Transformer, 11 …… Rectifier, 12 …… Load, 13 …… RO
M, 14 ... overhead wire.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】交流電源より直列接続された複数の整流ブ
リッジを介して直流を得る電力変換器における前記整流
ブリッジに対する点弧指令を生成する移相器において、
電源電圧の電気角に相当する信号を出力する手段と、制
御遅れ角指令を保持する手段と、これらの手段の出力を
比較する比較手段と、前記比較手段の出力を前記複数の
整流ブリッジの1つに分配するための分配手段と、分配
された出力を交流電圧の次のゼロクロス位置まで保持す
る手段とを備え、前記保持された出力を前記整流ブリッ
ジの点弧指令として出力することを特徴とするデイジタ
ル移相器。
1. A phase shifter for generating an ignition command for said rectifier bridge in a power converter for obtaining a direct current through a plurality of rectifier bridges connected in series from an AC power supply,
Means for outputting a signal corresponding to the electrical angle of the power supply voltage, means for holding a control delay angle command, comparing means for comparing the outputs of these means, and the output of the comparing means to one of the plurality of rectifying bridges. And distributing means for distributing the rectifier bridge, and means for retaining the distributed output to the next zero-cross position of the AC voltage, and outputting the retained output as a firing command for the rectifying bridge. Digital phase shifter.
【請求項2】前記分配手段の出力と、該分配手段の出力
によって制御されない他の整流ブリッジに対する点弧指
令とを論理演算する手段をさらに備えることを特徴とす
る特許請求の範囲第1項記載のデイジタル移相器。
2. The apparatus according to claim 1, further comprising means for performing a logical operation on an output of said distribution means and a firing command for another rectifier bridge not controlled by the output of said distribution means. Digital phase shifter.
JP63197170A 1988-08-09 1988-08-09 Digital phase shifter Expired - Lifetime JP2710792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63197170A JP2710792B2 (en) 1988-08-09 1988-08-09 Digital phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63197170A JP2710792B2 (en) 1988-08-09 1988-08-09 Digital phase shifter

Publications (2)

Publication Number Publication Date
JPH0251359A JPH0251359A (en) 1990-02-21
JP2710792B2 true JP2710792B2 (en) 1998-02-10

Family

ID=16369957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63197170A Expired - Lifetime JP2710792B2 (en) 1988-08-09 1988-08-09 Digital phase shifter

Country Status (1)

Country Link
JP (1) JP2710792B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505924B2 (en) 1998-09-30 2003-01-14 Brother Kogyo Kabushiki Kaisha Ink cartridge

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE787089A (en) * 1971-08-02 1973-02-02 Hoechst Ag PLASTIC ELECTRICAL INSULATOR
JPS4980964A (en) * 1972-12-09 1974-08-05

Also Published As

Publication number Publication date
JPH0251359A (en) 1990-02-21

Similar Documents

Publication Publication Date Title
US4994950A (en) Waveform generator for inverter control
US4377779A (en) Pulse width modulated inverter machine drive
US4954726A (en) Switching an inverter with stored signal sequences
US4961130A (en) Voltage inverter control applying real-time angle pattern determination
JPH05292753A (en) Current detecting method for pwm inverter
JPH0793823B2 (en) PWM controller for voltage source inverter
GB2244875A (en) Controller for compressor driven by induction motor
JPH09149660A (en) Controller for pwm control inverter
JP2710792B2 (en) Digital phase shifter
US4599686A (en) Method and apparatus for driving a transistorized polyphase pulse inverter
JP3194067B2 (en) PWM pulse generator
JP6868927B1 (en) 3-pulse PWM control method for three-phase inverter
JPS61196772A (en) Pulse width modulation inverter and method for increasing maxium output voltage thereof
SU720636A1 (en) Voltage stabilized three-phase bridge inverter
SU655021A1 (en) Reactive power control arrangement
JPH02285966A (en) Voltage command output circuit for inverter
SU731548A1 (en) Method of control of parallel static converters connected to subdivided transformer
JP2531590B2 (en) PWM signal generation method
JPS61156419A (en) Ac power controller
JPS61251499A (en) Drive circuit for stepping motor
JPH0612959B2 (en) Induction motor controller with pulse width modulation inverter
JPS6353800B2 (en)
JPS5857076B2 (en) Control method for reactive power supplement type power converter
JP2002136152A (en) Pwm-control inverter and control method therefor
JPH0787697B2 (en) Control method of PWM inverter