JPS63115234U - - Google Patents
Info
- Publication number
- JPS63115234U JPS63115234U JP766187U JP766187U JPS63115234U JP S63115234 U JPS63115234 U JP S63115234U JP 766187 U JP766187 U JP 766187U JP 766187 U JP766187 U JP 766187U JP S63115234 U JPS63115234 U JP S63115234U
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- bumps
- pins
- semiconductor device
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１図、第２図は本考案の第１実施例の平面図
と側面図である。第３図と第４図は第２実施例の
平面図と側面図、第５図と第６図は、第３実施例
の平面図と側面図、第７図と第８図は第４実施例
の平面図と側面図、第９図と第１０図は第５実施
例の平面図と側面図、第１１図と第１２図は第６
実施例の平面図と側面図、第１３図第１４図は従
来の半導体用容器の平面図と側面図である。 尚、図において、１……セラミツク基板、２，
３……ピン、４……バンプ、５……メタラスズパ
ツドである。
と側面図である。第３図と第４図は第２実施例の
平面図と側面図、第５図と第６図は、第３実施例
の平面図と側面図、第７図と第８図は第４実施例
の平面図と側面図、第９図と第１０図は第５実施
例の平面図と側面図、第１１図と第１２図は第６
実施例の平面図と側面図、第１３図第１４図は従
来の半導体用容器の平面図と側面図である。 尚、図において、１……セラミツク基板、２，
３……ピン、４……バンプ、５……メタラスズパ
ツドである。
Claims (1)
- プラグインタイプの半導体装置において、セラ
ミツク基板の裏面全体に一定間隔をおいて格子状
にメタライズ電極を設けそのメタライズ電極上に
ピン又はバンプを取り付けると共にセラミツク基
板周辺の上面又は側面にも同様にメタライズ電極
を設けピン又はバンプを取り付けた構造を特徴と
した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP766187U JPS63115234U (ja) | 1987-01-21 | 1987-01-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP766187U JPS63115234U (ja) | 1987-01-21 | 1987-01-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63115234U true JPS63115234U (ja) | 1988-07-25 |
Family
ID=30791322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP766187U Pending JPS63115234U (ja) | 1987-01-21 | 1987-01-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63115234U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121266A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Manufacture of hybrid integrated circuit |
-
1987
- 1987-01-21 JP JP766187U patent/JPS63115234U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121266A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Manufacture of hybrid integrated circuit |