JPS63114157A - 混成集積回路における膜抵抗のトリミング方法 - Google Patents
混成集積回路における膜抵抗のトリミング方法Info
- Publication number
- JPS63114157A JPS63114157A JP61259327A JP25932786A JPS63114157A JP S63114157 A JPS63114157 A JP S63114157A JP 61259327 A JP61259327 A JP 61259327A JP 25932786 A JP25932786 A JP 25932786A JP S63114157 A JPS63114157 A JP S63114157A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- integrated circuit
- hybrid integrated
- resistance value
- film resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims description 6
- 239000012528 membrane Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、混成集積＠路のファンクション・トリミング
時間を短縮することができる膜抵抗のトリミング方法に
関する。
時間を短縮することができる膜抵抗のトリミング方法に
関する。
［従来の技術］
混成集積回路の厚膜抵抗をファンクション・トリミング
（機能トリミング）して所望の特性を得る方法は既に知
られている。このファンクション・トリミングにおいて
は、混成集積回路に所定の入力信号を与え、出力特性を
測定しながら厚膜抵抗のトリミングを行う。
（機能トリミング）して所望の特性を得る方法は既に知
られている。このファンクション・トリミングにおいて
は、混成集積回路に所定の入力信号を与え、出力特性を
測定しながら厚膜抵抗のトリミングを行う。
［発明が解決しようとする問題点］
ところで、ファンクション・トリミングを行う場合には
、特性測定結果をコンピュータで測定し、トリミング量
及びトリミング速度を決定し、トリミングを実行し、し
かる後特性測定することを何回も繰返さなければならず
、トリミング時間が長くなった。特に、出力特性を波形
で測定しなければならない場合には、高速測定が困難で
あり、トリミング開始から終了までに相当な時間を費や
した。
、特性測定結果をコンピュータで測定し、トリミング量
及びトリミング速度を決定し、トリミングを実行し、し
かる後特性測定することを何回も繰返さなければならず
、トリミング時間が長くなった。特に、出力特性を波形
で測定しなければならない場合には、高速測定が困難で
あり、トリミング開始から終了までに相当な時間を費や
した。
そこで、本発明の目的は、混成集積回路のファンクショ
ン・トリミング時間を短縮させることにある。
ン・トリミング時間を短縮させることにある。
［問題点を解決するための手段］
上記問題点を解決し、上記目的を達成するための本発明
は、混成集積回路に入力信号を与えて出力特性を測定し
、前記混成集積回路に含まれている膜抵抗の抵抗トリミ
ングする時の目標抵抗値を決定すること、次に、前記膜
抵抗の抵抗値が前記目標抵抗値になるまで、前記膜抵抗
の抵抗値検出に基づいて抵抗トリミングを行うこと、次
に、前記混成集積回路に入力信号を与えて出力特性を測
定しながら所望の出力特性が得られるように前記膜抵抗
のファンクション・トリミングを行うことを特徴とする
混成集積回路における膜抵抗のトリミング方法に係わる
ものである。
は、混成集積回路に入力信号を与えて出力特性を測定し
、前記混成集積回路に含まれている膜抵抗の抵抗トリミ
ングする時の目標抵抗値を決定すること、次に、前記膜
抵抗の抵抗値が前記目標抵抗値になるまで、前記膜抵抗
の抵抗値検出に基づいて抵抗トリミングを行うこと、次
に、前記混成集積回路に入力信号を与えて出力特性を測
定しながら所望の出力特性が得られるように前記膜抵抗
のファンクション・トリミングを行うことを特徴とする
混成集積回路における膜抵抗のトリミング方法に係わる
ものである。
［作 用コ
上記発明における最初のステップで、出力特性（初期特
性）を測定すると、膜抵抗の抵抗トリミング時の目標抵
抗値を推定することが出来る。換言すると、初期特性と
所望特性との差を解消するためには、膜抵抗の値をｉ＆
終的にどの位にすればよいかを知り、次のステップの抵
抗トリミングの量を推定することが出来る。第２ステツ
プにおける抵抗トリミングは、混成集積ｒｇＪ路の出力
特性を測定せずに、膜抵抗の値を検出することによって
行われるので、極めて短時間で膜抵抗の値を目標抵抗値
又はこの近傍にすることができる。従って、第３ステツ
プにおけるファンクション・トリミングは、最終目標抵
抗値近傍即ち目標出力特性の近傍から行われるので、こ
のファンクション・トリミングで費やす時間は、従来の
最初からファンクション・トリミングを行う場合に比較
し、大幅に短かくなる。
性）を測定すると、膜抵抗の抵抗トリミング時の目標抵
抗値を推定することが出来る。換言すると、初期特性と
所望特性との差を解消するためには、膜抵抗の値をｉ＆
終的にどの位にすればよいかを知り、次のステップの抵
抗トリミングの量を推定することが出来る。第２ステツ
プにおける抵抗トリミングは、混成集積ｒｇＪ路の出力
特性を測定せずに、膜抵抗の値を検出することによって
行われるので、極めて短時間で膜抵抗の値を目標抵抗値
又はこの近傍にすることができる。従って、第３ステツ
プにおけるファンクション・トリミングは、最終目標抵
抗値近傍即ち目標出力特性の近傍から行われるので、こ
のファンクション・トリミングで費やす時間は、従来の
最初からファンクション・トリミングを行う場合に比較
し、大幅に短かくなる。
［実施例コ
次に、図面を参照して本発明の実施例に係わる混成集積
回路のトリミングについて説明する０図面において、１
はトリミングすべき混成集積回路であり、原理的に示す
ように、厚膜抵抗２、他の回路素子３、信号入力端子４
、信号出力端子５、選択的接続用端子６．７を有し、更
に図示はされていないが、多くの回路素子、厚膜抵抗、
測定端子を有している。
回路のトリミングについて説明する０図面において、１
はトリミングすべき混成集積回路であり、原理的に示す
ように、厚膜抵抗２、他の回路素子３、信号入力端子４
、信号出力端子５、選択的接続用端子６．７を有し、更
に図示はされていないが、多くの回路素子、厚膜抵抗、
測定端子を有している。
信号入力端子４に接続されている信号入力装置８は、第
１ステツプのファンクション測定時、及び第３ステツプ
のファンクション・トリミング時に、混成集積口８１を
動作させるための所定の入力信号を与えるものである。
１ステツプのファンクション測定時、及び第３ステツプ
のファンクション・トリミング時に、混成集積口８１を
動作させるための所定の入力信号を与えるものである。
出力端子５に接続された信号測定器９は、混成集積回路
１に所定の入力信号を与えた時の出力特性を測定するも
のである。
１に所定の入力信号を与えた時の出力特性を測定するも
のである。
スイッチ１０は、トリミングすべき厚膜抵抗２を選択的
に切り離すためのものである。即ち、混成集積回路１を
完成させた時には、端子６と７とを電気的にせつぞくさ
せなければならないが、厚膜抵抗２をファンクション・
トリミングのみではなく、本発明に従って抵抗トリミン
グを行うために、端子６．７間を固定的に接続せずに、
スイッチ１０で選択的に接続している。
に切り離すためのものである。即ち、混成集積回路１を
完成させた時には、端子６と７とを電気的にせつぞくさ
せなければならないが、厚膜抵抗２をファンクション・
トリミングのみではなく、本発明に従って抵抗トリミン
グを行うために、端子６．７間を固定的に接続せずに、
スイッチ１０で選択的に接続している。
第１図では説明を容易にするために１つの厚膜抵抗が示
されているのみであるが、実際には複数の厚膜抵抗が設
けられており、これ等をトリミングしなければならない
ために、スイッチ１ｏと同様なスイッチが別に設けられ
ており、これ等はスキャナー構成とされ、各スイッチが
順次に切り換えられ、各厚膜抵抗が順次に抵抗トリミン
グされる。
されているのみであるが、実際には複数の厚膜抵抗が設
けられており、これ等をトリミングしなければならない
ために、スイッチ１ｏと同様なスイッチが別に設けられ
ており、これ等はスキャナー構成とされ、各スイッチが
順次に切り換えられ、各厚膜抵抗が順次に抵抗トリミン
グされる。
１１はコンピュータであり、ファンクション・トリミン
グと抵抗トリミングとの両方を予め決められたプログラ
ムに従って実行するためのものである。このコンピュー
タ１１には、バス１２によって信号入力装置８、信号測
定器９、スイッチ１０が接続されている。
グと抵抗トリミングとの両方を予め決められたプログラ
ムに従って実行するためのものである。このコンピュー
タ１１には、バス１２によって信号入力装置８、信号測
定器９、スイッチ１０が接続されている。
１３は抵抗トリミング用の電圧変換回路であり、厚膜抵
抗２の端子１４．１５に選択的に接続され、厚膜抵抗２
に対応した電圧を発生する。
抗２の端子１４．１５に選択的に接続され、厚膜抵抗２
に対応した電圧を発生する。
電圧変換回路１２とコンピュータ１１との間に接続され
ているコンパレータ１６は、抵抗トリミング時グって厚
膜抵抗２の値が目標抵抗値に達したか否かを判定するも
のである。このコンパレータ１６はコンピュータ１１で
決定された目標抵抗値に対応する基準電圧を与える基準
電圧回路を含み、この基準電圧と電圧変換回路１３で検
出された抵抗値対応電圧とを電圧比較し、一致した時に
コンピュータ１１に知らせるように構成されている。な
お、混成回路１はトリミングすべき複数の厚膜抵抗を有
するので、コンパレータ１６及び基準電圧回路も実際に
は複数個有り、コンピュータ１１からの指令で選択的に
動作する。
ているコンパレータ１６は、抵抗トリミング時グって厚
膜抵抗２の値が目標抵抗値に達したか否かを判定するも
のである。このコンパレータ１６はコンピュータ１１で
決定された目標抵抗値に対応する基準電圧を与える基準
電圧回路を含み、この基準電圧と電圧変換回路１３で検
出された抵抗値対応電圧とを電圧比較し、一致した時に
コンピュータ１１に知らせるように構成されている。な
お、混成回路１はトリミングすべき複数の厚膜抵抗を有
するので、コンパレータ１６及び基準電圧回路も実際に
は複数個有り、コンピュータ１１からの指令で選択的に
動作する。
レーザコントローラ１７は、コンピュータ１１から与え
られるトリミング指令に従ってレーザー発信器１８を制
御するものである。レーザー発信器１８はレーザービー
ム１９を発生する光源であり、厚膜抵抗２にレーザービ
ーム１９を投射し、トリミングを実行するものである。
られるトリミング指令に従ってレーザー発信器１８を制
御するものである。レーザー発信器１８はレーザービー
ム１９を発生する光源であり、厚膜抵抗２にレーザービ
ーム１９を投射し、トリミングを実行するものである。
このトリミング装置でトリミングを行う場合には、まず
スイッチ１０をオンにして混成集積回路１を動作可能な
回路状態とし、信号入力装置８から所定の入力信号を与
え、信号測定器９によって出力特性を測定する。これ等
はコンピュータ１１のプログラムに基づいて自動的に行
われる。信号測定器９に得られる測定結果（初期特性デ
ータ）は、コンピュータ１１に送られ、コンピュータ１
１に予め書き込まれている混成集積回路１の所望特性、
各部の回路定数等と、測定結果（初期特性）との比較に
基づいて、厚膜抵抗２の抵抗トリミングの目標抵抗値を
決定する。この目標抵抗値は、厚膜抵抗２の！ｋｌｐ：
抵抗値よりもわずかに小さい値に設定される。
スイッチ１０をオンにして混成集積回路１を動作可能な
回路状態とし、信号入力装置８から所定の入力信号を与
え、信号測定器９によって出力特性を測定する。これ等
はコンピュータ１１のプログラムに基づいて自動的に行
われる。信号測定器９に得られる測定結果（初期特性デ
ータ）は、コンピュータ１１に送られ、コンピュータ１
１に予め書き込まれている混成集積回路１の所望特性、
各部の回路定数等と、測定結果（初期特性）との比較に
基づいて、厚膜抵抗２の抵抗トリミングの目標抵抗値を
決定する。この目標抵抗値は、厚膜抵抗２の！ｋｌｐ：
抵抗値よりもわずかに小さい値に設定される。
コンピュータ１１による目標抵抗値の演算が終了すると
、コンピュータ１１は、スイッチ１ｏをオフ制御し、且
つコンパレータ１６に目標抵抗値を与え、抵抗トリミン
グを開始させる。これにより、レーザービーム１９で厚
膜抵抗２が徐々に削られ、この値がコンパレータ１６で
常に監視される。コンパレータ１６は、抵抗検出回路１
３で検出された厚膜抵抗２の値とコンピュータ１１で設
定された目標抵抗値とを比較し、両者が一致した時−に
これをコンピュータ１１に知らせる。コンピュータ１１
はこれに応答して抵抗トリミングを停止させる。
、コンピュータ１１は、スイッチ１ｏをオフ制御し、且
つコンパレータ１６に目標抵抗値を与え、抵抗トリミン
グを開始させる。これにより、レーザービーム１９で厚
膜抵抗２が徐々に削られ、この値がコンパレータ１６で
常に監視される。コンパレータ１６は、抵抗検出回路１
３で検出された厚膜抵抗２の値とコンピュータ１１で設
定された目標抵抗値とを比較し、両者が一致した時−に
これをコンピュータ１１に知らせる。コンピュータ１１
はこれに応答して抵抗トリミングを停止させる。
次に、コンピュータ１１は、スイッチ１０をオン制御し
、混成集積回路１をファンクション・トリミング可能な
状態にする。また、信号入力装置８から信号入力を与え
、信号測定器９から測定結果を得る。もし、前のステッ
プの抵抗トリミング中に信号入力装置８、信号測定器９
の動作を停止させる必要のない場合には、これ等の動作
をファンクション・トリミング時に開始させる指令は不
要である。信号測定器９から得られる測定結果（抵抗ト
リミング後の特性）がコンピュータ１１に送られ、所望
特性と比較され、所望特性に至っていなければ、レーザ
ービーム１９によるトリミング条件（トリミング量、速
度等）がコンピュータ１１によって設定され、これに基
づいて厚膜抵抗２のトリミングが行われる。そして、所
望特性又は許容範囲の特性に至った時にトリミングを終
了させる。
、混成集積回路１をファンクション・トリミング可能な
状態にする。また、信号入力装置８から信号入力を与え
、信号測定器９から測定結果を得る。もし、前のステッ
プの抵抗トリミング中に信号入力装置８、信号測定器９
の動作を停止させる必要のない場合には、これ等の動作
をファンクション・トリミング時に開始させる指令は不
要である。信号測定器９から得られる測定結果（抵抗ト
リミング後の特性）がコンピュータ１１に送られ、所望
特性と比較され、所望特性に至っていなければ、レーザ
ービーム１９によるトリミング条件（トリミング量、速
度等）がコンピュータ１１によって設定され、これに基
づいて厚膜抵抗２のトリミングが行われる。そして、所
望特性又は許容範囲の特性に至った時にトリミングを終
了させる。
その後、スイッチ１ｏを切り離し、端子６．７間を電気
的に接続し、混成集積回路１を完成させる。なお、トリ
ミング時、特性測定時に使用した端子で不要なものがあ
る場合には、混成集積回路１から切り離してもよい。
的に接続し、混成集積回路１を完成させる。なお、トリ
ミング時、特性測定時に使用した端子で不要なものがあ
る場合には、混成集積回路１から切り離してもよい。
［変形例］
本発明は、上述の実施例に限定されるものでなく、変形
可能なものである。たとえば、ファンクション・トリミ
ングのためのコンピュータと抵抗トリミングのためのコ
ンピュータとを別々に設けてもよい。
可能なものである。たとえば、ファンクション・トリミ
ングのためのコンピュータと抵抗トリミングのためのコ
ンピュータとを別々に設けてもよい。
［発明の効果］
上述から明らかな如く、本発明によれば、最初からファ
ンクション・トリミングせずに、初期特性制定後目標抵
抗値を決めて抵抗トリミングし、しかる後ファンク、ジ
ョン・トリミングするので、ファンクション・トリミン
グに費やす時間を大幅に低減させることができる。
ンクション・トリミングせずに、初期特性制定後目標抵
抗値を決めて抵抗トリミングし、しかる後ファンク、ジ
ョン・トリミングするので、ファンクション・トリミン
グに費やす時間を大幅に低減させることができる。
図面は本発明の実施例に係わるトリミング方式を示すブ
ロック図である。 １・・・混成集積回路、２・・・厚膜抵抗、８・・・信
号入力装置、９・・・信号測定器、１０・・・スイッチ
、１１・・・コンピュータ、１６・・・コンパレータ、
１８・・・レーザー発信器。
ロック図である。 １・・・混成集積回路、２・・・厚膜抵抗、８・・・信
号入力装置、９・・・信号測定器、１０・・・スイッチ
、１１・・・コンピュータ、１６・・・コンパレータ、
１８・・・レーザー発信器。
Claims (1)
- （１）混成集積回路に入力信号を与えて出力特性を測定
し、前記混成集積回路に含まれている膜抵抗の抵抗トリ
ミングする時の目標抵抗値を決定すること、 次に、前記膜抵抗の抵抗値が前記目標抵抗値になるまで
、前記膜抵抗の抵抗値検出に基づいて抵抗トリミングを
行うこと、 次に、前記混成集積回路に入力信号を与えて出力特性を
測定しながら所望の出力特性が得られるように前記膜抵
抗のファンクション・トリミングをおこなうこと を特徴とする混成集積回路における膜抵抗のトリミング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259327A JPS63114157A (ja) | 1986-10-30 | 1986-10-30 | 混成集積回路における膜抵抗のトリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259327A JPS63114157A (ja) | 1986-10-30 | 1986-10-30 | 混成集積回路における膜抵抗のトリミング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63114157A true JPS63114157A (ja) | 1988-05-19 |
Family
ID=17332549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259327A Pending JPS63114157A (ja) | 1986-10-30 | 1986-10-30 | 混成集積回路における膜抵抗のトリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105719783A (zh) * | 2015-07-23 | 2016-06-29 | 中国电子科技集团公司第四十一研究所 | 微波电路用薄膜电阻调节装置及其调节方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561555A (en) * | 1979-06-19 | 1981-01-09 | Mitsubishi Electric Corp | Method of trimming film resistor |
| JPS5834954A (ja) * | 1981-08-26 | 1983-03-01 | Nec Corp | レ−ザトリミング装置 |
-
1986
- 1986-10-30 JP JP61259327A patent/JPS63114157A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561555A (en) * | 1979-06-19 | 1981-01-09 | Mitsubishi Electric Corp | Method of trimming film resistor |
| JPS5834954A (ja) * | 1981-08-26 | 1983-03-01 | Nec Corp | レ−ザトリミング装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105719783A (zh) * | 2015-07-23 | 2016-06-29 | 中国电子科技集团公司第四十一研究所 | 微波电路用薄膜电阻调节装置及其调节方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI467191B (zh) | A test device and a test method for applying an electric current to the test device to test its electrical characteristics | |
| JPS5832178A (ja) | Ｉｃテスタ | |
| EP0171322B1 (en) | Electric device or circuit testing method and apparatus | |
| US5285151A (en) | Method and apparatus for measuring the breakdown voltage of semiconductor devices | |
| US5375075A (en) | Semiconductor measuring apparatus and method of preparing debugging program | |
| JPS63114157A (ja) | 混成集積回路における膜抵抗のトリミング方法 | |
| CN110609226A (zh) | 一种直流接触器吸合释放时间检测电路及方法 | |
| JPS613073A (ja) | アナログ計測システムにおける断線検出方式 | |
| JP3175353B2 (ja) | 制御系の切換制御装置 | |
| JPS61234375A (ja) | プリント基板の検査方法およびその検査装置 | |
| JPH0438303Y2 (ja) | ||
| US20240197259A1 (en) | Detecting system and diagnostic method using the same | |
| JPH0637350Y2 (ja) | デイジタル回路試験装置 | |
| JPH0540457Y2 (ja) | ||
| JPS6115373B2 (ja) | ||
| JP2000304805A (ja) | 半導体試験装置におけるコンパレータ回路 | |
| JPH09269343A (ja) | 被測定試料の電気的測定方法 | |
| JPH0736300Y2 (ja) | タイミング校正装置 | |
| JPH0547417Y2 (ja) | ||
| JPS58119009A (ja) | 制御装置 | |
| JPH03165123A (ja) | オートレンジ測定装置 | |
| CN117825798A (zh) | 一种火工品回路阻值快速测试电路及方法 | |
| CN114740415A (zh) | 一种模拟量输入输出校准方法及其装置 | |
| CN112918111A (zh) | 打印头阻值确定装置、方法及打印机 | |
| JPH06148280A (ja) | タイミングスキュー調整機構 |