JPS63113996A - 磁気バブルメモリカセツト用ホルダ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 磁気バブルメモリカセットがホルダ装置に挿入されてい
ることを通知するメモリオン信号発生回路の動作電源を
、バブルメモリカセット用ホルダ装置の主制御回路に対
する動作電源とは別回路に構成し、該主制御回路の動作
電源が切られていても、カセットが挿入されているかど
うかをホストプロセッサへ通知できる磁気バブルメモリ
カセット用ホルダ装置である。

［産業上の利用分野］ 本発明は磁気バブルメモリデバイスをカセット式に構成
し、主制御回路を備えたホルダ装置に抜き挿し自在のも
のとした磁気バブルメモリカセット用ホルダ装置に関す
る。

従来バブルメモリデバイスをカセット式に構成し、該バ
ブルメモリデバイスの主制御回路を備えたホルダ装置に
抜き挿し自在にしたとき、ホルダ装置に挿入されている
ことを、ホルダ装置に内蔵したメモリオン信号発生回路
からホストプロセッサへ通知している。メモリアクセス
しないときは主制御回路への電源供給を断とするため、
その状態ではホストプロセッサはカセットの装着・非装
着の状態を判断することが出来ず、不便であったから、
その解決策が検討された。

［従来の技術］ 第３図は従来の磁気バブルメモリカセット用ホルダ装置
の構成を示す図である。１はバブルメモリデバイスをカ
セット式に構成したバブルメモリカセット、２はメモリ
カセット１内のバブルメモリデバイスの続出／書込の制
御を行う主制御回路を備えたホルダ装置、２０はホルダ
装置１内の主側ｉｆｆ！１回路（主に読出／書込制御）
、２１はホルダ装置２０内のメモリオン信号発生回路、
２２はホストプロセッサへの信号端子、３はホストプロ
セッサ、４は主制御回路２０の電源を示す。

バブルメモリカセット１をホルダ装置２にコネクタ接続
するとメモリオン信号発生回路２１からメモリオン信号
が信号端子２２を介してホストプロセッサ３へ出力され
、またそれがホルダ装置２から抜かれるとメモリオン信
号の出力が変化される。電位“Ｌ”に保持されているカ
セット１からのピン２本を、メモリオン信号発生回路２
１の受口に挿入したとき、主制御回路２０に対する電源
４が印加されているため、ホストプロセッサ１への信号
端子２２の電位が変化する。即ちそれまで電源４の電位
″Ｈ”と同じになっていたのが電位“Ｌ″となる。

そのためホストブロセ・ノサ３において、信号端子２２
の電位を監視して“Ｌ”のときはカセット１がホルダ装
置２に装着されているとして、カセット１にホストプロ
セッサ３からアクセスを行い、書込・続出の処理を進め
た。若し電位が“Ｈ”のときはアクセス不能と判断して
いた。

［発明が解決しようとする問題点〕 第３図の回路構成では、メモリカセット１にアクセスし
ないことが明らかなときは、電力消費を減少させるため
主制御回路２０に対する動作電源４を断として、主制御
回路２０の動作を中止していた。そのときは信号端子２
２の電位が生じて無く　（“Ｈ”、“Ｌ”の何れでも無
く）ホストプロセッサ３ではメモリカセット１の装着状
況が検出できなくなった。したがって非動作時に消費電
力を低減させる希望はあっても、電源４を断とすること
が出来ず、非動作時の電力を無駄にする欠点があった。

本発明の目的は前述の欠点を改善し、メモリカセントを
ホルダ装置に装着することの状況を監視することが可能
で、且つ消費電力を低減できるような磁気バブルメモリ
カセット装置を提供することにある。

［問題点を解決するための手段］ 第１図は本発明の原理構成を示す図である。第１図にお
いて、１はバブルメモリカセット、２は磁気バブルメモ
リカセット１内のパ゛プルメモリデバイスの読出／書込
制御を行う制御回路を備えたホルダ装置、２０はホルダ
装置２内の主側？１回路（主に続出／書込制御）、２１
はホルダ装置２０内のメモリオン信号発生回路、２２は
ホストプロセッサへのメモリオン信号端子、３はホスト
プロセッサ、４はホルダ装置２の主制御回路２０の電源
、５はメモリオン信号発生回路２１の電源を示す。磁気
バブルメモリカセット１がホルダ装置２内に装着されて
いることを、ホストプロセッサ３へ通知するメモリオン
信号発生回路２１を具備する磁気バブルメモリカセット
用ホルダ装置において、本発明は下記の構成としている
。

即ちメモリオン発生回路２）に対する動作電源５を、カ
セット用ホルダ装置の主制御回路２０に対する動作電源
４とは別回路に構成したことである。

［作用］ ホストプロセッサ３はカセットホルダ装置２を介してバ
ブルメモリカセット１の続出・書込動作を制御する。そ
のとき主制御回路２０の動作電源４とメモリオン信号発
生回路２１の電源５は、共に各回路に印加されている。

ホストプロセッサ３がデータ処理動作を中止するとき、
主制御回路２０の待機中電力消費が大きいため、電源４
からの供給を断とする。しかしメモリオン信号発生回路
２１への電源５からの供給は′ｌａ続されるので、メモ
リカセントが装着されているか、どうかの信号は端子２
２を介してホストプロセッサ３へ常時送出されている。

［実施例］ 第２図は本発明の実施例の回路構成図である。

第２図において第１図と同一符号は同様のものを示す。

第２図において２１−１．２１−２は共にメモリカセッ
ト１の接続ビンの受口、２１−３は電源５の回路に挿入
した抵抗素子を示す。ここで受口２１−１はメモリオン
信号端子２２と直結され、抵抗素子２１−３は電源５端
子と受口２１−１とを結ぶように接続されている。電源
５が正電位であるからメモリカセット１を制御系２に装
着したとき、メモリオン信号の端子２２には“Ｌ″の信
号が発生する。したがって電源５を断としない限りメモ
リオン信号端子２２は“Ｌ”である。電源４から主制御
回路２０への電力供給線に開閉器を挿入し、その開閉操
作をホストプロセッサ３の例えばキーボードから指令で
きるように構成しておけば、データ処理を中断するとき
カセット用ホルダ装置の主制御回路２０への電源４を断
とすることが容易にできる。このときメモリオン信号発
生回路２１の動作は変更されない。そしてデータ処理を
再開するときホストプロセッサ３は、メモリオン信号端
子２２の電位を先にチェックし、“Ｌ″であることを確
認してから、電源４を投入する。メモリカセントがホル
ダ装置に装着されているから、データ処理はこのとき直
ぐ再開できる。

［発明の効果］ このようにして本発明によると、バブルメモリカセット
をカセット用ホルダ装置へ装着したことを、信号発生回
路からホストプロセッサへ通知する場合のメモリオン信
号発生回路に対し、カセット用ホルダ装置の主制御回路
とは別の動作電源から電力供給を行ったため、データ処
理を中断するときに制御系の動作電源を断とすることが
できる。

メモリオン信号発生回路の消費電力は微弱であるから、
データ処理中断中の磁気パズルメモリ・システムの消費
電力を極めて低減することが可能である。そしてデータ
処理再開のときメモリカセ・７トがホルダ装置に装着さ
れていることをチェックしてから、主制御回路の電源投
入を行うことで、システム動作の立上りが誤り無く素早
くできる。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明の実施例の回路構成を示す図、第３図は
従来の装置構成を示す図である。 ｌ−・バブルメモリカセット ２−・−バブルメモリカセット用ホルダ装置３〜・・ホ
ストプロセッサ ４−・・主制御回路の電源 ５−メモリオン信号発生回路の電源 ２〇−主制御回路 ２１−メモリオン信号発生回路 ２１〜１．２１−２−・メモリカセットの接続ピン受口
２２−メモリオン信号端子 特許出願人　　　　富士通株式会社 代　理　人　　弁理士　　鈴木栄祐 第１図 実施例 第２図

Claims (1)

1. 【特許請求の範囲】 磁気バブルメモリカセット（１）がホルダ装置（２）に
   挿入されていることを、ホストプロセッサ（３）へ通知
   するメモリオン信号発生回路（２１）を具備する磁気バ
   ブルメモリカセット用ホルダ装置において、メモリオン
   信号発生回路（２１）に対する動作電源（５）を、バブ
   ルメモリカセット用ホルダ装置の主制御回路（２０）に
   対する動作電源（４）とは別回路に構成したこと を特徴とする磁気バブルメモリカセット用ホルダ装置。