JPH02100118A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02100118A JPH02100118A JP63251890A JP25189088A JPH02100118A JP H02100118 A JPH02100118 A JP H02100118A JP 63251890 A JP63251890 A JP 63251890A JP 25189088 A JP25189088 A JP 25189088A JP H02100118 A JPH02100118 A JP H02100118A
- Authority
- JP
- Japan
- Prior art keywords
- power
- turned
- main
- memory
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータを使用した情報処理装置
に係わり、特に主メモリに揮発性メモリを使用した情報
処理装置に関する。
に係わり、特に主メモリに揮発性メモリを使用した情報
処理装置に関する。
情報処理装置においては、電源オフ時の主メモリの内容
を記録しておくことは必要なことである。
を記録しておくことは必要なことである。
例えば、障害発生で電源オフした場合には、主メモリの
内容は障害の原因究明に必要となるからである。
内容は障害の原因究明に必要となるからである。
主メモリに揮発性メモリを使用した情報処理装置では、
電源オフ時に主メモリの内容が消失してしまうので、そ
の対策が必要となる。通常、主メモリの内容のうち必要
な情報を定期的に外部マスメモリに書き込むようにし、
電源オフ時には最新の周期で書き込まれた情報が残るよ
うにしていた。
電源オフ時に主メモリの内容が消失してしまうので、そ
の対策が必要となる。通常、主メモリの内容のうち必要
な情報を定期的に外部マスメモリに書き込むようにし、
電源オフ時には最新の周期で書き込まれた情報が残るよ
うにしていた。
ところが、このようなものでは電源オフ時点の正確な主
メモリの情報が記録されているわけではなく、また外部
マスメモリに書き込み中に電源オフが発生した場合には
主メモリの情報が残らないことになる。
メモリの情報が記録されているわけではなく、また外部
マスメモリに書き込み中に電源オフが発生した場合には
主メモリの情報が残らないことになる。
そこで、主メモリにすべて不揮発性メモリを使用するこ
とも考えられるが、そうするとコスト高となる。
とも考えられるが、そうするとコスト高となる。
本発明は情報処理装置の電源部に印加される主電源がオ
ンのときは所定の制御電圧を発生し、主電源がオフした
ときは主電源の数サイクルの期間は所定の制御電圧を維
持する電源装置と、主電源がオンの状態で電源装置をオ
ン・オフさせるためのオペレータ電源スイッチと、主電
源がオフしたことを検出する電源断検知回路と、オペレ
ータ電源スイッチがオフしたときは主メモリの内容を記
憶部の外部マスメモリに書き込んだ後に電源装置をオフ
させ、一方電源断検知回路により主電源がオフしたこと
が検出されたときは主メモリの内容を記憶部の電池バッ
クアップメモリに書き込み、その後に電源装置がオンし
たときは電池バックアップメモリの情報を外部マスメモ
リに書き込むマイクロコンピュータユニットとを具備し
たことを特徴とする。
ンのときは所定の制御電圧を発生し、主電源がオフした
ときは主電源の数サイクルの期間は所定の制御電圧を維
持する電源装置と、主電源がオンの状態で電源装置をオ
ン・オフさせるためのオペレータ電源スイッチと、主電
源がオフしたことを検出する電源断検知回路と、オペレ
ータ電源スイッチがオフしたときは主メモリの内容を記
憶部の外部マスメモリに書き込んだ後に電源装置をオフ
させ、一方電源断検知回路により主電源がオフしたこと
が検出されたときは主メモリの内容を記憶部の電池バッ
クアップメモリに書き込み、その後に電源装置がオンし
たときは電池バックアップメモリの情報を外部マスメモ
リに書き込むマイクロコンピュータユニットとを具備し
たことを特徴とする。
これにより、オペレータ電源スイッチをオフしたときは
主メモリの内容を外部マスメモリに書き込んでから電源
装置がオフすることになり、また主電源がオフしたとき
は主電源がオフしてから電源装置が所定の制御電圧を維
持している期間中に高速の電池バックアップメモリに一
旦主メモリの内容を書き込むので、電源部がオフしても
そのオフ時の主メモリの内容が確実に保持されることに
なる。
主メモリの内容を外部マスメモリに書き込んでから電源
装置がオフすることになり、また主電源がオフしたとき
は主電源がオフしてから電源装置が所定の制御電圧を維
持している期間中に高速の電池バックアップメモリに一
旦主メモリの内容を書き込むので、電源部がオフしても
そのオフ時の主メモリの内容が確実に保持されることに
なる。
以下、図面に基づく一実施例を参照して本発明を説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。本
発明の情報処理装置は情報処理演算を行うマイクロコン
ピュータユニット１工と、このマイクロコンピュータユ
ニッ・ト１１に電源を供給する電源部１２と、マイクロ
コンピュータユニット１１の主メモリの内容や演算結果
等を記憶する記憶部１３とから構成される。
発明の情報処理装置は情報処理演算を行うマイクロコン
ピュータユニット１工と、このマイクロコンピュータユ
ニッ・ト１１に電源を供給する電源部１２と、マイクロ
コンピュータユニット１１の主メモリの内容や演算結果
等を記憶する記憶部１３とから構成される。
電源部１２は主電源のオン・オフを行う主電源スイッチ
１４とオペレータ電源スイッチ１５とを有しており、主
電源スイッチ１４は情報処理装置の大木となる電源スイ
ッチであり、一方オペレータＮ源スイッチ１５は通常オ
ペレータが電源をオン・オフするときに使用する電源ス
イッチである。
１４とオペレータ電源スイッチ１５とを有しており、主
電源スイッチ１４は情報処理装置の大木となる電源スイ
ッチであり、一方オペレータＮ源スイッチ１５は通常オ
ペレータが電源をオン・オフするときに使用する電源ス
イッチである。
主電源スイッチ１４は通常オンの状態に保持されており
、情報処理装置の電源のオン・オフはオペレータ電源ス
イッチ１５により行われる。
、情報処理装置の電源のオン・オフはオペレータ電源ス
イッチ１５により行われる。
オペレータ電源スイッチ１５をオンにすると、主電源か
ら主電源スイッチ１４および電源断検知回路Ｉ６を介し
てＡＣｌｏｏＶが電源装置Ｉ７に供給され、情報処理装
置の電源部１２はオンとなる。電源断検知回路１６は主
電源がらのＡＣｌｏｏｖを監視して、瞬断や電源断を検
知しマイクロコンピュータユニット１１へ通知するもの
であり、常時は主電源スイッチ１４はオンであるから主
電源が正常である限りは、電源断検知回路１６は動作し
ない。また、電源装置１７は主電源から供給されるＡＣ
ｌｏｏＶに基づいてマイクロコンピュータユニットに必
要な制御電圧を作り出し、主電源からのＡＣｌｏｏＶが
断状態になっても、ＡＣ数サイクルの間は制御電圧を保
持するものである。電源リレー１８は電源装置１７に主
電源からのＡＣｌｏｏＶが印加されるとオンとなり、マ
イクロコンピュータユニット１１からの指令によってオ
フする。従って、オペレータスイッチ１５をオフ状態に
してもマイクロコンピュータユニット１１からの指令が
ないと電源は断とはならない。
ら主電源スイッチ１４および電源断検知回路Ｉ６を介し
てＡＣｌｏｏＶが電源装置Ｉ７に供給され、情報処理装
置の電源部１２はオンとなる。電源断検知回路１６は主
電源がらのＡＣｌｏｏｖを監視して、瞬断や電源断を検
知しマイクロコンピュータユニット１１へ通知するもの
であり、常時は主電源スイッチ１４はオンであるから主
電源が正常である限りは、電源断検知回路１６は動作し
ない。また、電源装置１７は主電源から供給されるＡＣ
ｌｏｏＶに基づいてマイクロコンピュータユニットに必
要な制御電圧を作り出し、主電源からのＡＣｌｏｏＶが
断状態になっても、ＡＣ数サイクルの間は制御電圧を保
持するものである。電源リレー１８は電源装置１７に主
電源からのＡＣｌｏｏＶが印加されるとオンとなり、マ
イクロコンピュータユニット１１からの指令によってオ
フする。従って、オペレータスイッチ１５をオフ状態に
してもマイクロコンピュータユニット１１からの指令が
ないと電源は断とはならない。
電源リレー１８をオフにする指令はマイクロコンピュー
タユニット１１から出力されるわけであるが、この指令
はスイッチセンス回路１９からのオペレータ電源スイッ
チ１５のオフ情報を基に出力される。すなわち、オペレ
ータ電源スイッチ１５をオフにすると、スイッチセンス
回路１９がそのオフ状態を検知し、マイクロコンピュー
タユニット１１に知らせる。マイクロコンビコータユニ
ット１１はこのスイッチセンス回路１９からオペレータ
電源スイッチ１５のオフ状態を入力すると、主メモリ上
の記録しておかなければならない情報を記憶部１３の外
部マスメモリ２０に記憶させる。そして、その後に電源
リレー１８をオフさせる。
タユニット１１から出力されるわけであるが、この指令
はスイッチセンス回路１９からのオペレータ電源スイッ
チ１５のオフ情報を基に出力される。すなわち、オペレ
ータ電源スイッチ１５をオフにすると、スイッチセンス
回路１９がそのオフ状態を検知し、マイクロコンピュー
タユニット１１に知らせる。マイクロコンビコータユニ
ット１１はこのスイッチセンス回路１９からオペレータ
電源スイッチ１５のオフ状態を入力すると、主メモリ上
の記録しておかなければならない情報を記憶部１３の外
部マスメモリ２０に記憶させる。そして、その後に電源
リレー１８をオフさせる。
つまり、オペレータ電源スイッチ１５がオフしたときは
、マイクロコンビコータユニット１１は第２図に示すよ
うに主メモリの内容を外部マスメモリ２０に記憶（ステ
ップ■）してから、電源リレー１８によって電源をオフ
にする処理を行う（ステップ■）。これによって、電源
オフ時の主メモリ２０の内容が確実に記録されることに
なる。
、マイクロコンビコータユニット１１は第２図に示すよ
うに主メモリの内容を外部マスメモリ２０に記憶（ステ
ップ■）してから、電源リレー１８によって電源をオフ
にする処理を行う（ステップ■）。これによって、電源
オフ時の主メモリ２０の内容が確実に記録されることに
なる。
次に、マイクロコンピュータユニット１１がオペレータ
電源スイッチ１５のオフ状態を処理できない場合、オペ
レータは主電源スイッチ１４をオフにし、情報処理装置
の電源部１２をオフにする。
電源スイッチ１５のオフ状態を処理できない場合、オペ
レータは主電源スイッチ１４をオフにし、情報処理装置
の電源部１２をオフにする。
この場合、電源断検知回路１６が働いて、マイクロコン
ピュータユニット１１に通知する。主電源がオフとなっ
てから電源装置１７が電源を供給できる期間は、ＡＣ数
サイクルとわずかな時間しかないので、マイクロコンビ
コータユニット１１は第３図ステップ■に示すように主
メモリ上の記録しておかなければならない情報を外部マ
ス／モリ２１よりもアクセススピードの早い電池バック
アップメモリ２１のログエリアに書き込む処理を行う。
ピュータユニット１１に通知する。主電源がオフとなっ
てから電源装置１７が電源を供給できる期間は、ＡＣ数
サイクルとわずかな時間しかないので、マイクロコンビ
コータユニット１１は第３図ステップ■に示すように主
メモリ上の記録しておかなければならない情報を外部マ
ス／モリ２１よりもアクセススピードの早い電池バック
アップメモリ２１のログエリアに書き込む処理を行う。
この場合、同時に主電源オフが発生したこと自体も電池
バックアップメモリ２１に書き込んでおく。これによっ
て、主電源がオフとなった場合であっても、主メモリ上
の内容が確実に記録されることになる。
バックアップメモリ２１に書き込んでおく。これによっ
て、主電源がオフとなった場合であっても、主メモリ上
の内容が確実に記録されることになる。
そして、その後に電源部１２がオンになったとき、マイ
クロコンピュータユニット１１は第４図に示すように、
情報処理装置の初期化処理（同図ステップ■）の後、電
池バックアップメモリ２１に電源オフの情報が書き込ま
れているか否かを調べる（ステップ■）。電源オフが書
き込まれていれば（ステップ■； ｙ＞ 、電池バック
アップメモ’Ｊ２］のログエリアの内容を外部マスメモ
リ２０にコピーする処理を行う（ステップ■）。この後
、電池バックアップメモリのログ情報をクリアしくステ
ップ■）、通常処理へ移行す−る（ステップ■）。電源
オフが書き込まれていなければ（ステップ■；Ｎ）、ス
テップ■を経ずにステップ■へ進む。
クロコンピュータユニット１１は第４図に示すように、
情報処理装置の初期化処理（同図ステップ■）の後、電
池バックアップメモリ２１に電源オフの情報が書き込ま
れているか否かを調べる（ステップ■）。電源オフが書
き込まれていれば（ステップ■； ｙ＞ 、電池バック
アップメモ’Ｊ２］のログエリアの内容を外部マスメモ
リ２０にコピーする処理を行う（ステップ■）。この後
、電池バックアップメモリのログ情報をクリアしくステ
ップ■）、通常処理へ移行す−る（ステップ■）。電源
オフが書き込まれていなければ（ステップ■；Ｎ）、ス
テップ■を経ずにステップ■へ進む。
以上の処理によって、どのような形で電源を切っても、
主メモリ上の必要な情報は、外部マスメモリ上に記録さ
れ、後から読むことができる。
主メモリ上の必要な情報は、外部マスメモリ上に記録さ
れ、後から読むことができる。
以上説明したように、本発明はどのような場合でも電源
オフ時の状態を外部マスメモリに記録することができる
ので、電源オフからオン後へ処理を継続させることがで
きたり、障害発生時オペレータにより電源を切られても
、必要な情報を外部マスメモリより収集でき、障害調査
に役立つ効果がある。
オフ時の状態を外部マスメモリに記録することができる
ので、電源オフからオン後へ処理を継続させることがで
きたり、障害発生時オペレータにより電源を切られても
、必要な情報を外部マスメモリより収集でき、障害調査
に役立つ効果がある。
第１図は本発明の情報処理装置の一実施例を示すブロッ
ク図、第２図はオペレータ電源スイッチでのオフ時のマ
イクロコンピュータユニットによる処理を示す流れ図、
第３図は主電源オフ時のマイクロコンピュータユニット
による処理を示す流れ図、第４図は主電源オン時のマイ
クロコンピュータユニットによる処理を示す流れ図であ
る。 １１・・・・・・マイクロコンピュータユニット、１２
・・・・・・電源部、１３・・・・・・記憶部、１４・
・・・・・主電源スイッチ、 １５・・・・・・オペレータ電源スイッチ、１６・・・
・・・電源断検知回路、１７・・・・・・電源装置、１
８・・・・・・電源リレー、 １９・・・・・・スイッチセンス回路、２０・・・・・
・外ｌマスメモリ、 １ ・・ ・・・電池バックアップメモリ。 出 願 人 日本電気エンジニアリ ング株式会社 代 理 人
ク図、第２図はオペレータ電源スイッチでのオフ時のマ
イクロコンピュータユニットによる処理を示す流れ図、
第３図は主電源オフ時のマイクロコンピュータユニット
による処理を示す流れ図、第４図は主電源オン時のマイ
クロコンピュータユニットによる処理を示す流れ図であ
る。 １１・・・・・・マイクロコンピュータユニット、１２
・・・・・・電源部、１３・・・・・・記憶部、１４・
・・・・・主電源スイッチ、 １５・・・・・・オペレータ電源スイッチ、１６・・・
・・・電源断検知回路、１７・・・・・・電源装置、１
８・・・・・・電源リレー、 １９・・・・・・スイッチセンス回路、２０・・・・・
・外ｌマスメモリ、 １ ・・ ・・・電池バックアップメモリ。 出 願 人 日本電気エンジニアリ ング株式会社 代 理 人
Claims (1)
- 【特許請求の範囲】 主メモリが揮発性メモリで構成されたマイクロコンピュ
ータユニットに電源を供給する電源部と、前記マイクロ
コンピュータユニットの演算処理結果および前記電源部
オフ時の前記主メモリの内容を記憶する記憶部とを備え
た情報処理装置において、 前記電源部に印加される主電源がオンのときは所定の制
御電圧を発生し、前記主電源がオフしたときは前記主電
源の数サイクルの期間は前記所定の制御電圧を維持する
電源装置と、 前記主電源がオンの状態で前記電源装置をオン・オフさ
せるためのオペレータ電源スイッチと、前記主電源がオ
フしたことを検出する電源断検知回路と、 前記オペレータ電源スイッチがオフしたときは前記主メ
モリの内容を前記記憶部の外部マスメモリに書き込んだ
後に前記電源装置をオフさせ、一方前記電源断検知回路
により前記主電源がオフしたことが検出されたときは前
記主メモリの内容を前記記憶部の電池バックアップメモ
リに書き込み、その後に前記電源装置がオンしたときは
前記電池バックアップメモリの情報を前記外部マスメモ
リに書き込むマイクロコンピュータユニット とを具備したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63251890A JPH02100118A (ja) | 1988-10-07 | 1988-10-07 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63251890A JPH02100118A (ja) | 1988-10-07 | 1988-10-07 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100118A true JPH02100118A (ja) | 1990-04-12 |
Family
ID=17229469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63251890A Pending JPH02100118A (ja) | 1988-10-07 | 1988-10-07 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100118A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594238A (ja) * | 1991-10-02 | 1993-04-16 | Tokyo Electric Co Ltd | 電子機器のデータ保護装置 |
| JP2007293861A (ja) * | 2006-04-25 | 2007-11-08 | Seagate Technology Llc | ハイブリッド型コンピュータセキュリティクロック |
-
1988
- 1988-10-07 JP JP63251890A patent/JPH02100118A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594238A (ja) * | 1991-10-02 | 1993-04-16 | Tokyo Electric Co Ltd | 電子機器のデータ保護装置 |
| JP2007293861A (ja) * | 2006-04-25 | 2007-11-08 | Seagate Technology Llc | ハイブリッド型コンピュータセキュリティクロック |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8074112B1 (en) | Memory backup used in a raid system | |
| KR100251381B1 (ko) | 휘발성메모리의초기화장치및방법 | |
| JPH02297770A (ja) | 光ディスク装置 | |
| JPH02100118A (ja) | 情報処理装置 | |
| JP4098400B2 (ja) | 半導体ディスク装置 | |
| JP2006318105A (ja) | 監視システム | |
| JPH04251317A (ja) | タスク状態保護再生方式 | |
| JPH0744982A (ja) | データ記録再生装置及びデータ書込み制御方法 | |
| JPH11222365A (ja) | エレベータ制御装置 | |
| JPS6012849A (ja) | 障害情報記録方式 | |
| JPH03271923A (ja) | 障害対応処理付き磁気ディスク装置 | |
| JP3191282B2 (ja) | 障害情報データ収集方式 | |
| JPH07129208A (ja) | 数値制御装置 | |
| JPS6118218B2 (ja) | ||
| JP2624106B2 (ja) | 交換システムにおけるバックアップファイルの自動検証処理方法 | |
| JPS63280357A (ja) | デ−タ退避／復旧方式 | |
| JP2000066843A (ja) | ディスクアレイ装置 | |
| JPH06259337A (ja) | データ保護方式 | |
| JPS6160154A (ja) | 記憶装置へのアクセス制御方式 | |
| JPS61131049A (ja) | 記憶装置内容の掃出し保存方式 | |
| JPH01102658A (ja) | ファイル書込みバックアップ方式 | |
| JPH0442462A (ja) | 磁気ディスクサブシステム | |
| JPH0415726A (ja) | デイスク制御装置の書込みバックアツプ方式 | |
| JPH04156611A (ja) | ディスク装置のキャッシュメモリ管理装置 | |
| JPS62229322A (ja) | 磁気デイスク装置 |