JPS63112872A - 波形等化回路 - Google Patents
波形等化回路Info
- Publication number
- JPS63112872A JPS63112872A JP25723986A JP25723986A JPS63112872A JP S63112872 A JPS63112872 A JP S63112872A JP 25723986 A JP25723986 A JP 25723986A JP 25723986 A JP25723986 A JP 25723986A JP S63112872 A JPS63112872 A JP S63112872A
- Authority
- JP
- Japan
- Prior art keywords
- adjusted
- coefficients
- circuit
- adjusting
- varying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル通信やディジタル磁気記録等で使
用されている、パルス波形を整形して歪を減少させる波
形等化回路に関する。
用されている、パルス波形を整形して歪を減少させる波
形等化回路に関する。
従来の技術
従来の３タップのトランスバーサルフィルタを用いた波
形等化回路は、第４図に示すように、遅延線２．３と乗
算器４，５．６および加算器７で構成されている。また
、１は入力端子、８は出力端子である。このフィルタの
特性は、各乗算器に与えられる係数Ｋｌ、に２．に３で
決めることができる。動作の様子を第３図に示す。第３
図において、１４は乗算器５の入力波形、１５はに３を
乗ぜられた乗算器６の出力、１６はに１を乗ぜられた乗
算器４の出力であり、Ｋ２を“１゛ とずれば乗算器５
の出力は入力波形１４と等しい。この３波形を加算して
出力波形１７が得られる。このように出力波形は、入力
波形に対して、波形の幅が狭くなり、波形の対称性が改
善されるように調整されて等化がなされる。
形等化回路は、第４図に示すように、遅延線２．３と乗
算器４，５．６および加算器７で構成されている。また
、１は入力端子、８は出力端子である。このフィルタの
特性は、各乗算器に与えられる係数Ｋｌ、に２．に３で
決めることができる。動作の様子を第３図に示す。第３
図において、１４は乗算器５の入力波形、１５はに３を
乗ぜられた乗算器６の出力、１６はに１を乗ぜられた乗
算器４の出力であり、Ｋ２を“１゛ とずれば乗算器５
の出力は入力波形１４と等しい。この３波形を加算して
出力波形１７が得られる。このように出力波形は、入力
波形に対して、波形の幅が狭くなり、波形の対称性が改
善されるように調整されて等化がなされる。
発明が解決しようとする問題点
しかし、このような従来の回路では、係数を１つだけ変
化させた場合には、波形の対称性を変えることにな・す
、結局さらに別の係数も変化させて調整をやり直す必要
がある。このため、最適な位置に調整するためには、こ
の調整を何度も繰り返して行わなければならず、調整工
程が複雑になっていた。
化させた場合には、波形の対称性を変えることにな・す
、結局さらに別の係数も変化させて調整をやり直す必要
がある。このため、最適な位置に調整するためには、こ
の調整を何度も繰り返して行わなければならず、調整工
程が複雑になっていた。
本発明は、この点を改善したもので、簡易な構成で調整
の容易な波形等化回路を提供することを目的としている
。
の容易な波形等化回路を提供することを目的としている
。
問題点を解決するための手段
本発明は、上記問題点を解決するため、３タップのトラ
ンスバーサルフィルタを用いて、各係数を中心の係数と
、第１と第３の係数の和および差に対応する３種類の係
数設定信号により調整できるようにした係数設定回路を
持たせたものである。
ンスバーサルフィルタを用いて、各係数を中心の係数と
、第１と第３の係数の和および差に対応する３種類の係
数設定信号により調整できるようにした係数設定回路を
持たせたものである。
作用
本発明は、上記した構成により、中心の係数を調整して
等化回路部の利得を調整することができ、第１と第３の
係数の和により入力パルスの幅を調整でき、第１と第３
の係数の差により入力パルスの対称性を調整できるよう
になっている。
等化回路部の利得を調整することができ、第１と第３の
係数の和により入力パルスの幅を調整でき、第１と第３
の係数の差により入力パルスの対称性を調整できるよう
になっている。
実施例
以下本発明の波形等化回路の一実施例について、図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の波形等化回路の一実施例を示すブロッ
ク図である。第１図において、１は入力端子、２および
３は遅延線、４．５および６は乗算器、７は加算器、８
は出力端子であり、９が係数設定回路である。２〜７で
構成されるトランスバーサルフィルタ部の動作は従来例
と同様である。
ク図である。第１図において、１は入力端子、２および
３は遅延線、４．５および６は乗算器、７は加算器、８
は出力端子であり、９が係数設定回路である。２〜７で
構成されるトランスバーサルフィルタ部の動作は従来例
と同様である。
係数設定回路９のブロック図を第２図に示す。第２図に
おいて、１０は減算器、１１は加算器、１２および１３
は乗算器である。ここで外部からの係数設定信号Ａ、Ｂ
、Ｃに対して、 Ｋ １ ＝Ｃ（Ａ＋Ｂ） Ｋ２＝Ｃ Ｋ３＝Ｃ（Ａ−Ｂ） となるような演算を行い、得られたに１〜に３を係数と
してトランスバーサルフィルタ部に与える。
おいて、１０は減算器、１１は加算器、１２および１３
は乗算器である。ここで外部からの係数設定信号Ａ、Ｂ
、Ｃに対して、 Ｋ １ ＝Ｃ（Ａ＋Ｂ） Ｋ２＝Ｃ Ｋ３＝Ｃ（Ａ−Ｂ） となるような演算を行い、得られたに１〜に３を係数と
してトランスバーサルフィルタ部に与える。
これにより、Ａを調整するとに１とに３が同じ向きに増
減し、Ｂを調整するとに１とに３が逆向きに増減するこ
とになる。このことは、Ａを変化させることにより出力
パルスのパルス幅を調整できる、ということであり、Ｂ
を変化させることにより出力パルスの対称性を調整でき
る、ということである。また、Ｃを変化させることによ
り、Ｋｌ。
減し、Ｂを調整するとに１とに３が逆向きに増減するこ
とになる。このことは、Ａを変化させることにより出力
パルスのパルス幅を調整できる、ということであり、Ｂ
を変化させることにより出力パルスの対称性を調整でき
る、ということである。また、Ｃを変化させることによ
り、Ｋｌ。
Ｋ２．に３を同時に変えることができ、これにより等化
回路部の利得を制御できる。
回路部の利得を制御できる。
この係数設定回路は、演算増幅器等で容易に構成するこ
とができ、また、ＩＣ化を行う場合には、カレントミラ
ー回路等を用いた電流加減算回路が回路の規模を小さく
できて有効である。
とができ、また、ＩＣ化を行う場合には、カレントミラ
ー回路等を用いた電流加減算回路が回路の規模を小さく
できて有効である。
また、
Ｋ１＝Ｃ（Ａ−Ｂ）
Ｋ２＝Ｃ
Ｋ’３＝Ｃ（Ａ＋Ｂ）
となるような演算を行い、得られたに１〜に３を係数と
してトランスバーサルフィルタ部に与えるようにしても
、ＡとＢが入れ替るだけで、全く同様の結果が得られる
。
してトランスバーサルフィルタ部に与えるようにしても
、ＡとＢが入れ替るだけで、全く同様の結果が得られる
。
発明の効果
以上述べてきたように、本発明により、簡単な回路構成
で調整の容易な波形等化回路を実現することができ、極
めて有用である。
で調整の容易な波形等化回路を実現することができ、極
めて有用である。
第１図は本発明の一実施例における波形等化回路のブロ
ック図、第２図は係数設定回路のブロック図、第３図波
形等化回路の動作の概念図、第４図は従来の波形等化回
路のブロック図である。 ９・・・・・・係数設定回路、１０・・・・・・減算器
、１１・・・・・・加算器、１２．１３・・・・・・乗
算器、１４・・・・・・乗算器５の入力波形、１７・・
・・・・出力波形。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第２図 第３図 第４図
ック図、第２図は係数設定回路のブロック図、第３図波
形等化回路の動作の概念図、第４図は従来の波形等化回
路のブロック図である。 ９・・・・・・係数設定回路、１０・・・・・・減算器
、１１・・・・・・加算器、１２．１３・・・・・・乗
算器、１４・・・・・・乗算器５の入力波形、１７・・
・・・・出力波形。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第２図 第３図 第４図
Claims (1)
- ３タップのトランスバーサルフィルタを用いて、各係数
を中心の係数と、第１と第３の係数の和および差に対応
する３種類の係数設定信号により調整できるようにした
係数設定回路を持つことを特徴とする波形等化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61257239A JP2516940B2 (ja) | 1986-10-29 | 1986-10-29 | 波形等化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61257239A JP2516940B2 (ja) | 1986-10-29 | 1986-10-29 | 波形等化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63112872A true JPS63112872A (ja) | 1988-05-17 |
| JP2516940B2 JP2516940B2 (ja) | 1996-07-24 |
Family
ID=17303617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61257239A Expired - Fee Related JP2516940B2 (ja) | 1986-10-29 | 1986-10-29 | 波形等化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516940B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0585991A1 (en) * | 1992-08-06 | 1994-03-09 | Koninklijke Philips Electronics N.V. | Arrangement for reproducing a digital signal from a record carrier, comprising a variable equalizer |
| US6240434B1 (en) | 1997-12-25 | 2001-05-29 | Fujitsu Limited | Finite impulse response circuit and disk unit |
-
1986
- 1986-10-29 JP JP61257239A patent/JP2516940B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0585991A1 (en) * | 1992-08-06 | 1994-03-09 | Koninklijke Philips Electronics N.V. | Arrangement for reproducing a digital signal from a record carrier, comprising a variable equalizer |
| US6240434B1 (en) | 1997-12-25 | 2001-05-29 | Fujitsu Limited | Finite impulse response circuit and disk unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2516940B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| JPH0522046A (ja) | オーデイオ用増幅回路 | |
| JPH01135131A (ja) | 可変等化方式 | |
| JPS63112872A (ja) | 波形等化回路 | |
| JP3066652B2 (ja) | 線路等化器 | |
| JPH11355099A (ja) | トランスバーサルフィルタ | |
| JP3146609B2 (ja) | 自動等化回路 | |
| JPH10312641A (ja) | ディジタルビデオディスク用イコライザ | |
| JP2546279B2 (ja) | 可変振幅等化器 | |
| JPS58129839A (ja) | 遅延線位相および振幅等化器 | |
| JP3397960B2 (ja) | ディジタル波形等化器 | |
| JPH05252000A (ja) | 信号処理装置 | |
| JPH04142108A (ja) | コサインイコライザ装置 | |
| JP2750776B2 (ja) | グラフィックイコライザ回路 | |
| JP2533903B2 (ja) | 直流補償回路 | |
| JPS60223295A (ja) | 音場補正装置 | |
| JPS63232514A (ja) | ２値／３値レベル信号変換回路 | |
| JPH04973A (ja) | 映像信号処理装置 | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| JPS62241441A (ja) | 判定帰還等化器 | |
| JP2629705B2 (ja) | 音質調整装置 | |
| JPH0244838A (ja) | 直流補償回路 | |
| JPS6178238A (ja) | タイミングクロツク抽出回路 | |
| JPH0563504A (ja) | 同軸ケーブル損失等化増幅器 | |
| JPS63256009A (ja) | ト−ン制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |