JPS6178238A - タイミングクロツク抽出回路 - Google Patents

タイミングクロツク抽出回路

Info

Publication number
JPS6178238A
JPS6178238A JP59201007A JP20100784A JPS6178238A JP S6178238 A JPS6178238 A JP S6178238A JP 59201007 A JP59201007 A JP 59201007A JP 20100784 A JP20100784 A JP 20100784A JP S6178238 A JPS6178238 A JP S6178238A
Authority
JP
Japan
Prior art keywords
circuit
input signal
timing
frequency component
strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59201007A
Other languages
English (en)
Inventor
Yoshinobu Yamamoto
善信 山本
Shichiro Shinozuka
篠塚　七郎
Nobuo Fukuda
福田　信夫
Kazuto Muta
和人 牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59201007A priority Critical patent/JPS6178238A/ja
Publication of JPS6178238A publication Critical patent/JPS6178238A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送方式のパルス再生中継装置等
に用いるタイミングクロック抽出回路の改良に関する。
上記タイミングクロック抽出回路では、ジッタ耐力及び
零連続耐力共に優れていることが望まれている。
〔従来の技術〕
従来のタイミングクロック抽出回路では、入力信号の零
連続耐力を増す為、クロック周波数成分を抽出するフィ
ルタのＱを高くすることが行われている。
〔発明が解決しようとする問題点〕
しかしながら、クロック周波数成分を抽出するフィルタ
のＱを高くすると、零連続耐力は増すが、入力信号のジ
ッタに対する耐力は低下し、中継距離に限界を与える問
題点がある。
〔問題点を解決するための手段〕
上記問題点は、０，１の入力信号を積分する積分回路を
備え、この積分値により、クロック周波数成分を抽出す
るフィルタのＱを制御するようにした本発明のタイミン
グクロック抽出回路により解決される。
〔作用〕
本発明によれば、入力信号の０連続が長い場合には、ク
ロック周波数成分を抽出するフィルタのＱを高くし、０
連続が短い場合はＱを低くなるように制御するので、タ
イミングクロック抽出回路は、零連続耐力及びジッタ耐
カッｔに優れたものとなる。
〔実施例〕
図は本発明の実施例のタイミングクロック抽出回路を中
心としたパルス再生中継装置のブロック図である。
図中１は等化増幅器、２は識別回路、３はタイミング前
置増幅器、４はクロック周波数成分を抽出するフィルタ
、５はタイミング増幅器、６は積分回路、７はＦＥＴ、
Ｒは抵抗を示す。
図において、入力するディジタル信号は等化増幅器ｌに
より線路による減衰歪及び波形歪を等化され、識別回路
２及びタイミング前置増幅器３及び積分回路６に入力す
る。
タイミング前置増幅器３では、これを増幅し、クロック
周波数成分を抽出するフィルタ４によりりｒ１ツク周波
数成分を抽出し、タイミング増幅器５にて増幅し、次段
のタイミング波発生回路に渡し、タイミング波が発生さ
れる。
ここでは、クロック周波数成分を抽出するフィルタ４の
Ｑは高くしであるので、零連続耐力は強くなっているが
、このままでは入力信号のジッタに対する耐力は低下し
ている。
そこで、積分回路６により入力信号のｌルベルを積分し
、積分値をＦＥＴ７に与え、ｆ；　Ｅ　Ｔ”　７の内部
抵抗を変化させ、抵抗ＲおよびＦ　Ｅ　Ｔ　７の内部抵
抗との和を変化さずようにしている。
即ち入力信号がＯ連続の場合は（この場合は信号が０故
ジツタは発生しない）積分回路６の出力はＯであるので
、ＦＥＴ７の内部抵抗は無限大に近く、入力信号にルベ
ルが多いと積分回路６にはそれに応じた電圧が出力され
、ＦＥＴ７の内部抵抗はそれに応じて低下し、フィルタ
４のＱを低下させ、入力信号のジッタに対するジッタ耐
力を増す。
このようにすれば、クロック周波数成分を抽出するフィ
ルタ４のＱは、入力信号が０連続の場合は高く、１の信
号が多い程低下するのでジッタ耐力は増加し、零連続耐
力及びジッタ耐力共に４１れたものとなる。
〔発明の効果〕
以に詳細に説明ゼる如く不発１１４こよれば、零連続耐
力及びジッタ耐力共に優れたタイミングクロック抽出回
路が得られる効果がある。
【図面の簡単な説明】
図は本発明の実施例のタイミングクロック抽出回路を中
心としたパルス再生中継装置のブロック図である。 図において、 １は等化増幅器、 ２は識別回路、 ３はタイミング前置増幅器、 ４はクロック周波数成分を抽出するフィルタ、５はタイ
ミング増幅器、 ６は積分回路、 ７はＦＥＴ。 ＲはＩＩＥ抗を示す。

Claims (1)

    【特許請求の範囲】
  1. タイミングクロック抽出回路にてクロック周波数成分を
    抽出するに際し、０、１の入力信号を積分する積分回路
    を備え、この積分値により、クロック周波数成分を抽出
    するフィルタのＱを制御するようにしたことを特徴とす
    るタイミングクロック抽出回路。
JP59201007A 1984-09-26 1984-09-26 タイミングクロツク抽出回路 Pending JPS6178238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59201007A JPS6178238A (ja) 1984-09-26 1984-09-26 タイミングクロツク抽出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59201007A JPS6178238A (ja) 1984-09-26 1984-09-26 タイミングクロツク抽出回路

Publications (1)

Publication Number Publication Date
JPS6178238A true JPS6178238A (ja) 1986-04-21

Family

ID=16433945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59201007A Pending JPS6178238A (ja) 1984-09-26 1984-09-26 タイミングクロツク抽出回路

Country Status (1)

Country Link
JP (1) JPS6178238A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324353C (zh) * 2003-05-29 2007-07-04 友达光电股份有限公司 液晶显示器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324353C (zh) * 2003-05-29 2007-07-04 友达光电股份有限公司 液晶显示器

Similar Documents

Publication Publication Date Title
KR970017460A (ko) 통신 채널에 대한 시간 영역 필터
JPS6243267B2 (ja)
JPH01135131A (ja) 可変等化方式
Schneider An improved pulse-slimming method for magnetic recording
JPS6178238A (ja) タイミングクロツク抽出回路
US6545567B1 (en) Programmable analog tapped delay line filter having cascaded differential delay cells
JPS5752240A (en) Noise reducing circuit
KR920022660A (ko) 샘플비 변환기
JPS6322110B2 (ja)
JPS645774B2 (ja)
JPS61206329A (ja) 自動等化装置
JPS6251329A (ja) 符号識別回路
SU1108497A1 (ru) Устройство опережающего шумопонижени фотографических фонограмм
SU1241520A1 (ru) Регенератор цифрового сигнала
JPS6110327A (ja) パルス雑音除去回路
JPH0653948A (ja) 表面弾性波フィルタを使ったタイミング回路
JPS6245753B2 (ja)
RU2018181C1 (ru) Устройство для динамического ограничения шума в канале магнитной записи и воспроизведения звуковой информации
JPS62256202A (ja) 磁気デイスク装置の読み出し回路
JPS6154300B2 (ja)
JPH0286351A (ja) 再生中継器
JPS63232514A (ja) ２値／３値レベル信号変換回路
JPS63112872A (ja) 波形等化回路
JP2004120468A (ja) インプットイコライザ
JPS5835412B2 (ja) 符号間干渉補償方式