JPS63111659A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63111659A JPS63111659A JP25901486A JP25901486A JPS63111659A JP S63111659 A JPS63111659 A JP S63111659A JP 25901486 A JP25901486 A JP 25901486A JP 25901486 A JP25901486 A JP 25901486A JP S63111659 A JPS63111659 A JP S63111659A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- semiconductor device
- utilizing
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置、特に高周波用低価格IC構造
に関するものである。
に関するものである。
第2図は従来の半導体装置を示す断面図であり、この図
において、3はフレームリードであり、このフレームリ
ード3上に半田または接着剤(図示せず)等でGaAs
を使用したICチップ7が接着されている。5は前記I
Cチップ7の電極(図示せず)と外部リード4とを導通
するための金属細線である。6は前記ICチップ7、そ
の他の゛部品を保護するためのモールド樹脂である。
において、3はフレームリードであり、このフレームリ
ード3上に半田または接着剤(図示せず)等でGaAs
を使用したICチップ7が接着されている。5は前記I
Cチップ7の電極(図示せず)と外部リード4とを導通
するための金属細線である。6は前記ICチップ7、そ
の他の゛部品を保護するためのモールド樹脂である。
次に動作について説明する。
外部リード4の所定の端子に外部より高周波信号および
半導体駆動用電圧が印加されると、増幅またはICチッ
プ7内で演算処理された信号が外部リード4の他の所定
のリードより取り出すことができる。
半導体駆動用電圧が印加されると、増幅またはICチッ
プ7内で演算処理された信号が外部リード4の他の所定
のリードより取り出すことができる。
従来の半導体装置は以上のように構成されているので、
より高い高周波特性(利得、NF)を得るためにGaA
s基板を使用することが必要で、かつ多機能化に伴いチ
ップ寸法が大きくなるため、非常に価格が高くなるなど
の問題点があった。
より高い高周波特性(利得、NF)を得るためにGaA
s基板を使用することが必要で、かつ多機能化に伴いチ
ップ寸法が大きくなるため、非常に価格が高くなるなど
の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、従来どおりの高性能特性を確保できるとと
もに、低価格化できる半導体装置を得ることを目的とす
る。
れたもので、従来どおりの高性能特性を確保できるとと
もに、低価格化できる半導体装置を得ることを目的とす
る。
この発明に係る半導体装置は、ICチップを、Si基板
を用いて形成したICチップと、このSi基板を用いて
形成したICチップ上に接着される高周波動作用のGa
Asチップとに分けて構成したものである。
を用いて形成したICチップと、このSi基板を用いて
形成したICチップ上に接着される高周波動作用のGa
Asチップとに分けて構成したものである。
この発明においては、ICチップを、Si基板を用いて
形成したICチップと、高周波動作用のGaAsチップ
とに分けて構成したことから、低価格化が図れるととも
に、高性能特性が維持される。
形成したICチップと、高周波動作用のGaAsチップ
とに分けて構成したことから、低価格化が図れるととも
に、高性能特性が維持される。
この発明の一実施例を第1図について説明する。
この図において、第2図と同一符号は同じものを示し、
1は前記フレームリード3上に半日または接着剤(図示
せず)等で接着されたSi基板を用いたICチップであ
り、2は前記ICチップ1」二の所定電極(図示せず)
に金属バンプ(図示せず)等により取り付けられた高周
波動作用のGaAsチップである。
1は前記フレームリード3上に半日または接着剤(図示
せず)等で接着されたSi基板を用いたICチップであ
り、2は前記ICチップ1」二の所定電極(図示せず)
に金属バンプ(図示せず)等により取り付けられた高周
波動作用のGaAsチップである。
この動作は、第2図の場合と同様に、外部り一ド4の所
定の端子に外部より高周波信号および半導体駆動用電圧
が印加されると、増幅またはチップ内で演算処理された
信号が外部リード4の他の所定のリードより取り出すこ
とができる。
定の端子に外部より高周波信号および半導体駆動用電圧
が印加されると、増幅またはチップ内で演算処理された
信号が外部リード4の他の所定のリードより取り出すこ
とができる。
この発明は以上説明したとおり、ICチップを、Si基
板を用いて形成したICチップと、このSi基板を用い
て形成したICチップ上に接着される高周波動作用のG
aAsチップとに分けて構成したので、装置が安価にで
きるとともに、高性能の半導体装置が得られる効果があ
る。
板を用いて形成したICチップと、このSi基板を用い
て形成したICチップ上に接着される高周波動作用のG
aAsチップとに分けて構成したので、装置が安価にで
きるとともに、高性能の半導体装置が得られる効果があ
る。
第1図はこの発明の一実施例を示す半導体装置の斜視図
、第2図は従来の半導体装置を示す斜視図である。 図において、1はICチップ、2はGaAsチップ、3
はフレームリード、4は外部リード、5は金属細線、6
はモールド樹脂である。 なお、各図中の同一符号は同一または相当部分を示す。
、第2図は従来の半導体装置を示す斜視図である。 図において、1はICチップ、2はGaAsチップ、3
はフレームリード、4は外部リード、5は金属細線、6
はモールド樹脂である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- フレームリード上にICチップが接着され、このICチ
ップの電極と外部リードとをそれぞれ金属細線で配線し
た後、モールド成形した半導体装置において、前記IC
チップを、Si基板を用いて形成したICチップと、こ
のSi基板を用いて形成したICチップ上に接着される
高周波動作用のGaAsチップとに分けて構成したこと
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25901486A JPS63111659A (ja) | 1986-10-29 | 1986-10-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25901486A JPS63111659A (ja) | 1986-10-29 | 1986-10-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63111659A true JPS63111659A (ja) | 1988-05-16 |
Family
ID=17328149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25901486A Pending JPS63111659A (ja) | 1986-10-29 | 1986-10-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63111659A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233310A (en) * | 1991-09-24 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit |
US7088983B2 (en) | 1999-02-03 | 2006-08-08 | Rohm Co., Ltd. | Semiconductor device for radio communication device, and radio communication device using said semiconductor device |
-
1986
- 1986-10-29 JP JP25901486A patent/JPS63111659A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233310A (en) * | 1991-09-24 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit |
US7088983B2 (en) | 1999-02-03 | 2006-08-08 | Rohm Co., Ltd. | Semiconductor device for radio communication device, and radio communication device using said semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63111659A (ja) | 半導体装置 | |
JPS6028256A (ja) | 半導体装置 | |
JPH0217664A (ja) | レジンモールド型高周波用半導体装置およびその製造方法 | |
JP2000164949A (ja) | ホールセンサ | |
JP2555522Y2 (ja) | 樹脂封止型半導体装置 | |
JP3192238B2 (ja) | 半導体装置の組立方法 | |
JPH0574831A (ja) | 半導体装置 | |
JPS61241954A (ja) | 半導体装置 | |
JPH03104141A (ja) | 半導体装置 | |
JPH0529539A (ja) | マルチチツプモジユール | |
JPS584991A (ja) | 半導体装置 | |
JPH0513624A (ja) | 半導体装置 | |
JPS6236299Y2 (ja) | ||
JPS61172376A (ja) | 半導体装置 | |
JPS61177763A (ja) | 半導体装置 | |
JPS6011652Y2 (ja) | 樹脂モ−ルド型の半導体装置 | |
JPH0214558A (ja) | 半導体集積回路装置 | |
KR200148753Y1 (ko) | 반도체 패키지 | |
JP2002110882A (ja) | 半導体装置およびその製造方法 | |
JPH0637234A (ja) | 半導体装置 | |
JPH05335366A (ja) | 半導体装置 | |
JPS61280639A (ja) | 半導体装置 | |
JPH04346501A (ja) | マイクロ波集積回路モジュール | |
JPH06169047A (ja) | 半導体装置 | |
JPH09331006A (ja) | 樹脂封止型半導体装置 |