JPS63111643A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63111643A JPS63111643A JP25912986A JP25912986A JPS63111643A JP S63111643 A JPS63111643 A JP S63111643A JP 25912986 A JP25912986 A JP 25912986A JP 25912986 A JP25912986 A JP 25912986A JP S63111643 A JPS63111643 A JP S63111643A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- groove
- silicon oxide
- mask
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 19
- 238000005468 ion implantation Methods 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 16
- 238000002955 isolation Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 230000005465 channeling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、半導体基板に所要の深さの溝部(トレンチ)
を形成する半導体装置の製造方法に関し、特に、その溝
部を用いた素子間分離(トレンチ・アイソレーション)
を良好なものとする半導体装置の製造方法に関する。
を形成する半導体装置の製造方法に関し、特に、その溝
部を用いた素子間分離(トレンチ・アイソレーション)
を良好なものとする半導体装置の製造方法に関する。
B1発明の概要
本発明は、半導体基板に所要の深さの溝部を形成して素
子間分離を行う半導体装置の製造方法において、オーバ
ーハング形状のマスク層を形成し、そのマスク層の空隙
から高濃度不純物領域を形成するイオン注入を行うこと
により、溝部の側壁への不純物の導入等を防止し、且つ
製造上の工程も簡略化したものである。
子間分離を行う半導体装置の製造方法において、オーバ
ーハング形状のマスク層を形成し、そのマスク層の空隙
から高濃度不純物領域を形成するイオン注入を行うこと
により、溝部の側壁への不純物の導入等を防止し、且つ
製造上の工程も簡略化したものである。
C0従来の技術
半導体装置の高集積化、高速化に対応して、従来の選択
酸化法によるLOGO3膜に代わり、半導体基板に所定
の深さの溝部(トレンチ)を形成して素子間分離を行う
トレンチ・アイソレーション技術の検討が行われている
。
酸化法によるLOGO3膜に代わり、半導体基板に所定
の深さの溝部(トレンチ)を形成して素子間分離を行う
トレンチ・アイソレーション技術の検討が行われている
。
ここで、このようなトレンチ・アイソレーション技術に
ついて簡単に説明すると、例えばバイポーラ集積回路装
置においては、−例としてP型のシリコン基板上にN十
型の埋め込み層を形成し、その上にN型のエピタキシャ
ル成長層を積層しており、これらN十型の埋め込み層と
N型のエピタキシャル成長層とを貫通してP型のシリコ
ン基板に達するような深さで溝部(所謂トレンチ)が形
成される。そして、このような深さの溝部が形成された
後、分離用絶縁膜として3000Å以下程度の酸化が行
われて酸化膜が形成され、例えばその溝部を多結晶シリ
コン材料で充填している。
ついて簡単に説明すると、例えばバイポーラ集積回路装
置においては、−例としてP型のシリコン基板上にN十
型の埋め込み層を形成し、その上にN型のエピタキシャ
ル成長層を積層しており、これらN十型の埋め込み層と
N型のエピタキシャル成長層とを貫通してP型のシリコ
ン基板に達するような深さで溝部(所謂トレンチ)が形
成される。そして、このような深さの溝部が形成された
後、分離用絶縁膜として3000Å以下程度の酸化が行
われて酸化膜が形成され、例えばその溝部を多結晶シリ
コン材料で充填している。
D1発明が解決しようとする問題点
このような溝部の底部には、N型反転を防止してチャン
ネル形成を阻止するためのP十型の高濃度不純物領域(
所謂チャンネルストップ領域)が形成される。
ネル形成を阻止するためのP十型の高濃度不純物領域(
所謂チャンネルストップ領域)が形成される。
しかしながら、この反転防止のための高濃度不純物領域
の形成は、容易なものではなく、確実に溝部の底部にの
み高濃度不純物領域を形成することが困難になっている
。
の形成は、容易なものではなく、確実に溝部の底部にの
み高濃度不純物領域を形成することが困難になっている
。
すなわち、反転防止のために溝部の底部に形成する高濃
度不純物領域は、イオン注入法を用いて形成することが
可能であるが、通常、イオン注入では、所謂チャネリン
グが問題となり、その制御が容易ではなく、例えば底部
に不純物が十分に注入されない部分が生じたりする。
度不純物領域は、イオン注入法を用いて形成することが
可能であるが、通常、イオン注入では、所謂チャネリン
グが問題となり、その制御が容易ではなく、例えば底部
に不純物が十分に注入されない部分が生じたりする。
また、斜めからのイオン注入によっては、溝部の側壁に
も不純物が導入されることとなるが、特に上述のN型の
エピタキシャル成長層等に対して不純物の導入がなされ
て、この不純物が導入された側壁の近傍部分をコレクタ
領域やベース領域として用いようとしたときには、結果
として素子の不純物濃度が変動することになり、良好な
デバイス特性を得ることができない。
も不純物が導入されることとなるが、特に上述のN型の
エピタキシャル成長層等に対して不純物の導入がなされ
て、この不純物が導入された側壁の近傍部分をコレクタ
領域やベース領域として用いようとしたときには、結果
として素子の不純物濃度が変動することになり、良好な
デバイス特性を得ることができない。
これに対して、特開昭61−95542号に開示される
ように溝部の底部にバンド酸化膜(500人)を形成し
、イオン注入を行い、酸化(3000人)を行う半導体
装置の製造方法も知られているが、このような製造方法
では、工程数の増加を招き、また熱処理の回数も増加す
ると言う新たな技術的課題を抱えることになる。
ように溝部の底部にバンド酸化膜(500人)を形成し
、イオン注入を行い、酸化(3000人)を行う半導体
装置の製造方法も知られているが、このような製造方法
では、工程数の増加を招き、また熱処理の回数も増加す
ると言う新たな技術的課題を抱えることになる。
そこで、本発明は上述の問題点に鑑み、溝部の側壁への
不純物の導入を防止して確実に該溝部の底部に高濃度不
純物領域を形成し、且つ製造上の工程も簡略化する半導
体装置の製造方法の提供を目的とする。
不純物の導入を防止して確実に該溝部の底部に高濃度不
純物領域を形成し、且つ製造上の工程も簡略化する半導
体装置の製造方法の提供を目的とする。
E8問題点を解決するための手段
本発明は、第1導電型の半導体基板の主面より所要の深
さの溝部を形成する工程と、その溝部が形成された半導
体基板の主面にオーバーハング形状のマスク層を形成す
る工程と、上記マスク層の空隙を介して上記溝部の底部
に第1導電型の不純物を高濃度にイオン注入する工程と
、上記溝部に絶縁層を形成する工程とからなることを特
徴とする半導体装置の製造方法により上述の問題点を解
決する。
さの溝部を形成する工程と、その溝部が形成された半導
体基板の主面にオーバーハング形状のマスク層を形成す
る工程と、上記マスク層の空隙を介して上記溝部の底部
に第1導電型の不純物を高濃度にイオン注入する工程と
、上記溝部に絶縁層を形成する工程とからなることを特
徴とする半導体装置の製造方法により上述の問題点を解
決する。
F0作用
本発明は、常圧のCVD法によりシリコン酸化膜を形成
した場合には、溝部の周辺すなわち段差の部分において
、堆積したシリコン酸化膜がオーバーハング形状(底部
より上部の部分が突き出した形状)となるという知見に
基づき案出されたものである。
した場合には、溝部の周辺すなわち段差の部分において
、堆積したシリコン酸化膜がオーバーハング形状(底部
より上部の部分が突き出した形状)となるという知見に
基づき案出されたものである。
すなわち、逆に、このようなオーバーハング形状の絶縁
層をイオン注入のマスク層として用いることで、そのマ
スク層の空隙を介してイオン注入を施し、オーバーハン
グ形状により突き出した分だけ側壁へ不純物が注入され
る確率を抑えることができ、したがって、側壁部分に不
純物が導入された場合の弊害を有効に防止することがで
きる。
層をイオン注入のマスク層として用いることで、そのマ
スク層の空隙を介してイオン注入を施し、オーバーハン
グ形状により突き出した分だけ側壁へ不純物が注入され
る確率を抑えることができ、したがって、側壁部分に不
純物が導入された場合の弊害を有効に防止することがで
きる。
また、このようなオーバーハング形状のマスク層の形成
時には、同時に底部にもイオン注入のバッファ層として
機能するマスク層の一部が堆積し、イオン注入の場合に
は、チャネリングを有効に防止して、確実なチャンネル
ストップ領域として機能する高濃度不純物領域を形成す
ることが可能となる。
時には、同時に底部にもイオン注入のバッファ層として
機能するマスク層の一部が堆積し、イオン注入の場合に
は、チャネリングを有効に防止して、確実なチャンネル
ストップ領域として機能する高濃度不純物領域を形成す
ることが可能となる。
G、実施例
本発明の好適な実施例を図面を参照しながら説明する。
本実施例は、NPNバイポーラトランジスタの製造方法
であって、P型のシリコン基板を用い、P生型の不純物
を常圧CVD法により形成したマスク層を介してイオン
注入することにより、良好な素子分離を簡単な製造工程
にて行うものである。
であって、P型のシリコン基板を用い、P生型の不純物
を常圧CVD法により形成したマスク層を介してイオン
注入することにより、良好な素子分離を簡単な製造工程
にて行うものである。
ここでその工程を、第1図a〜第1図dを参照しながら
、順に説明する。
、順に説明する。
(81まず、第1図aに示すように、NPNバイポーラ
トランジスタを形成するためのP型のシリコン基板1上
に、N生型の埋め込み層2を形成し、その上部にN型の
エピタキシャル成長層3を積層させる。そして、これら
各層からなる半導体基板の主面すなわち表面のN型のエ
ピタキシャル成長層3から上記P型のシリコン基板1に
至るまで所要の深さの溝部4が、例えばRIE法等によ
りフォトリソグラフィ技術を用いて形成される。
トランジスタを形成するためのP型のシリコン基板1上
に、N生型の埋め込み層2を形成し、その上部にN型の
エピタキシャル成長層3を積層させる。そして、これら
各層からなる半導体基板の主面すなわち表面のN型のエ
ピタキシャル成長層3から上記P型のシリコン基板1に
至るまで所要の深さの溝部4が、例えばRIE法等によ
りフォトリソグラフィ技術を用いて形成される。
(bl 次に、第1図すに示すように、オーバーハン
グ形状となるマスク層としてシリコン酸化膜5を形成す
る。このようなオーバーハング形状は、常圧CVD法に
より容易に形成することができ、常圧でSi H4及び
02の混合ガスを用いて気相成長させて、段差部上部5
aでは突き出した形状となり、溝部4の底部には一部分
離してバッファ酸化膜6として堆積するようなシリコン
酸化膜5を得ることができる。
グ形状となるマスク層としてシリコン酸化膜5を形成す
る。このようなオーバーハング形状は、常圧CVD法に
より容易に形成することができ、常圧でSi H4及び
02の混合ガスを用いて気相成長させて、段差部上部5
aでは突き出した形状となり、溝部4の底部には一部分
離してバッファ酸化膜6として堆積するようなシリコン
酸化膜5を得ることができる。
ここで、上記シリコン酸化膜5の段差部上部5a間の空
隙は距離7!(第1図す参照)であり、この空隙の距離
pは、上記溝部4の開口の幅と比較して小さいものとな
る。このため当該シリコン酸化膜5をマスクとしてイオ
ン注入を行えば、側壁への不要なイオンの注入がを効に
防止されることになる。
隙は距離7!(第1図す参照)であり、この空隙の距離
pは、上記溝部4の開口の幅と比較して小さいものとな
る。このため当該シリコン酸化膜5をマスクとしてイオ
ン注入を行えば、側壁への不要なイオンの注入がを効に
防止されることになる。
(C1このような常圧CVD法によりシリコン酸化膜5
をオーバーハング形状に形成した後、第1図Cに示すよ
うに、その形成したシリコン酸化膜5をマスクとして、
チャンネルストップ領域を形成するためのP生型の不純
物(ボロン)をイオン注入法を用いて導入する。
をオーバーハング形状に形成した後、第1図Cに示すよ
うに、その形成したシリコン酸化膜5をマスクとして、
チャンネルストップ領域を形成するためのP生型の不純
物(ボロン)をイオン注入法を用いて導入する。
このチャンネルストップ領域を形成するためのイオン注
入に際しては、先ず、上記マスクとしてのシリコン酸化
膜5が、オーバーハング形状とされているため、不純物
イオンの溝部4の側壁への注入を有効に防止することが
できる。また、上述のような常圧CVD法によっては、
溝部4の底部に堆積量の小さいバッファ酸化膜6が形成
され、このバッファ酸化膜6によっては、チャネリング
が防止される他、確実にP生型の高濃度不純物領域7が
形成されることになる。さらに上記常圧CVD法により
形成されるシリコン酸化膜5は、フィールド部及び素子
部を被覆しており、このためチャンネルストップのため
の不純物を導入する領域を上記溝部4の底部にのみ限定
することができ、素子部等への不要な不純物の注入によ
る弊害を未然に防止することができる。
入に際しては、先ず、上記マスクとしてのシリコン酸化
膜5が、オーバーハング形状とされているため、不純物
イオンの溝部4の側壁への注入を有効に防止することが
できる。また、上述のような常圧CVD法によっては、
溝部4の底部に堆積量の小さいバッファ酸化膜6が形成
され、このバッファ酸化膜6によっては、チャネリング
が防止される他、確実にP生型の高濃度不純物領域7が
形成されることになる。さらに上記常圧CVD法により
形成されるシリコン酸化膜5は、フィールド部及び素子
部を被覆しており、このためチャンネルストップのため
の不純物を導入する領域を上記溝部4の底部にのみ限定
することができ、素子部等への不要な不純物の注入によ
る弊害を未然に防止することができる。
fdl このようなイオン注入の後、側壁等への不要
なイオンの導入を防止し、を効に溝部4の底部のみに高
濃度不純物領域7を形成するためのマスクであるシリコ
ン酸化膜5を除去する。そして、第1図dに示すように
、酸化を施して素子分離用酸化膜8を形成する。−例と
してその膜厚は1000人〜3000人である。その後
、素子分離用酸化膜8が形成された当該溝部4を、例え
ばpure P oly S i等の材料で充填して、
所要の素子分離領域を得ることができる。以下、NPN
バイポーラトランジスタの通常の製造方法に従う。
なイオンの導入を防止し、を効に溝部4の底部のみに高
濃度不純物領域7を形成するためのマスクであるシリコ
ン酸化膜5を除去する。そして、第1図dに示すように
、酸化を施して素子分離用酸化膜8を形成する。−例と
してその膜厚は1000人〜3000人である。その後
、素子分離用酸化膜8が形成された当該溝部4を、例え
ばpure P oly S i等の材料で充填して、
所要の素子分離領域を得ることができる。以下、NPN
バイポーラトランジスタの通常の製造方法に従う。
以上のように本実施例の半導体装置の製造方法において
は、常圧CVD法を用いたシリコン酸化膜5をマスクと
してイオン注入を施しているため、まず、溝部4の側壁
への不要なイオンの注入を有効に防止することができ、
素子特性の劣化を防止することができる。また、このよ
うなシリコン酸化膜5の形成時には、同時に適切な膜厚
のバッファ酸化膜6も溝部4の底部に形成されるため、
確実に高濃度不純物領域7を形成でき、さらには従来複
数の工程や熱処理を要していたものが、−度0CVD法
により行われることとなり、その工程が大幅に簡略化さ
れたものとなる。さらに、上記シリコン酸化膜5は、素
子部やフィールド部を被覆してなるため、不要なイオン
の注入は、これらの部分に対しても未然に防止され、デ
バイス特性は極めて優れたものとなる。
は、常圧CVD法を用いたシリコン酸化膜5をマスクと
してイオン注入を施しているため、まず、溝部4の側壁
への不要なイオンの注入を有効に防止することができ、
素子特性の劣化を防止することができる。また、このよ
うなシリコン酸化膜5の形成時には、同時に適切な膜厚
のバッファ酸化膜6も溝部4の底部に形成されるため、
確実に高濃度不純物領域7を形成でき、さらには従来複
数の工程や熱処理を要していたものが、−度0CVD法
により行われることとなり、その工程が大幅に簡略化さ
れたものとなる。さらに、上記シリコン酸化膜5は、素
子部やフィールド部を被覆してなるため、不要なイオン
の注入は、これらの部分に対しても未然に防止され、デ
バイス特性は極めて優れたものとなる。
なお、上述の実施例においては、NPNバイポーラトラ
ンジスタを例として説明したが、これに限定されずPN
Pバイポーラトランジスタや他のデバイスについても適
用することができる。また、上述の実施例においては、
オーバーハング形状の絶縁層を形成する手段に、常圧C
VD法を用いているが、これに限定されず、他の所謂カ
バーレージの悪い絶縁層等の堆積手段を用いてオーバー
ハング形状のマスク層を得ても良いことは勿論である。
ンジスタを例として説明したが、これに限定されずPN
Pバイポーラトランジスタや他のデバイスについても適
用することができる。また、上述の実施例においては、
オーバーハング形状の絶縁層を形成する手段に、常圧C
VD法を用いているが、これに限定されず、他の所謂カ
バーレージの悪い絶縁層等の堆積手段を用いてオーバー
ハング形状のマスク層を得ても良いことは勿論である。
H1発明の効果
本発明の半導体装置の製造方法は、オーバーハング形状
のマスク層を用いているため、側壁等への不要なイオン
の注入を有効に防止することができ、素子特性の劣化を
未然に防止することができる。また、バッファ酸化膜も
同時形成され、その製造工程は従来に比し大幅に簡略化
されたものとなる。
のマスク層を用いているため、側壁等への不要なイオン
の注入を有効に防止することができ、素子特性の劣化を
未然に防止することができる。また、バッファ酸化膜も
同時形成され、その製造工程は従来に比し大幅に簡略化
されたものとなる。
第1図a〜第1図dは本発明の半導体装置の製造方法の
一例をその工程に従って説明するためのそれぞれシリコ
ン基板等の断面図である。 1・・・P型のシリコン基板 2・・・N生型の埋め込み層 3・・・N型のエピタキシャル成長層 4・・・溝部 5・・・シリコン酸化膜 6・・・バッファ酸化膜 7・・・高濃度不純物領域 8・・・素子分離用酸化膜
一例をその工程に従って説明するためのそれぞれシリコ
ン基板等の断面図である。 1・・・P型のシリコン基板 2・・・N生型の埋め込み層 3・・・N型のエピタキシャル成長層 4・・・溝部 5・・・シリコン酸化膜 6・・・バッファ酸化膜 7・・・高濃度不純物領域 8・・・素子分離用酸化膜
Claims (1)
- 【特許請求の範囲】 第1導電型の半導体基板の主面より所要の深さの溝部を
形成する工程と、 その溝部が形成された半導体基板の主面にオーバーハン
グ形状のマスク層を形成する工程と、上記マスク層の空
隙を介して上記溝部の底部に第1導電型の不純物を高濃
度にイオン注入する工程と、 上記溝部に絶縁層を形成する工程と からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25912986A JPS63111643A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25912986A JPS63111643A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63111643A true JPS63111643A (ja) | 1988-05-16 |
Family
ID=17329718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25912986A Pending JPS63111643A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63111643A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945760A (ja) * | 1995-07-27 | 1997-02-14 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-10-30 JP JP25912986A patent/JPS63111643A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945760A (ja) * | 1995-07-27 | 1997-02-14 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0355984B2 (ja) | ||
US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
US6074930A (en) | Method for forming a trench isolation structure comprising an interface treatment for trench liner and a subsequent annealing process | |
JPH02264437A (ja) | 半導体デバイスの製造方法 | |
JPS6347963A (ja) | 集積回路とその製造方法 | |
JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
JPH07176608A (ja) | 半導体装置およびその製造方法 | |
KR20010110769A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2008235927A (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの2つのレベルをドーピングするプロセス | |
US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
JPH1197519A (ja) | 半導体装置の製造方法 | |
JPH11145273A (ja) | 半導体装置の製造方法 | |
US5913115A (en) | Method for producing a CMOS circuit | |
JPS63111643A (ja) | 半導体装置の製造方法 | |
KR100200757B1 (ko) | 반도체소자 및 그 제조방법 | |
JPH08213382A (ja) | 半導体装置及びその製造方法 | |
KR960013780B1 (ko) | 소자분리용반도체장치 및 그 제조방법 | |
JPH0410640A (ja) | 半導体装置の製造方法 | |
JPH065588A (ja) | 半導体装置の製造方法 | |
KR100209765B1 (ko) | 바이모스 제조방법 | |
KR20020082283A (ko) | 반도체 장치의 트렌치형 소자 분리 방법 | |
JPS62248236A (ja) | 半導体装置の製造方法 | |
JPS6021539A (ja) | 半導体装置の製造方法 |