JPS63108592A - 基板電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば絶縁ゲート型電界効果トランジスタ
（以′ＦＭＯ８Ｔと称する）を基本塁子とする半導体メ
モリに平常時に内部基板電圧を発生する回路の改良（こ
関するものである。

〔従来の技術〕

従来この種の基板電圧発生回路として笛３図に示すもの
があった。この図に３いで、Ｃ１）は１段のインバータ
で構成されたリング発振器、（２）は１７７グ発振器（
１）と節Ｂとの聞に接続された結合コンデンサ、（３）
はゲート及びドレインを節Ａに接続しンアルばニウム配
線（５）に電気的に接続した第２のエンハンスメント型
ＭＯ８Ｔ　、　（６）はアルミニウム配線（５）ｉこ′
４気的に接続したアルミニウム電極、（７）はアルミニ
ウム配線（５）と節Ｂとの間Ｉこ不可避的に形成される
ｎ４−　ｐダイオード、（８）は基板容量である。

次に動作について説明する。リング発振器＋１１は、例
えば電源電圧Ｖｃｃが５Ｖ、周囲温度Ｔａが２５℃の特
約４．２　Ｍ冊で発振する。この周波数で１節Ａ始め１
節Ａ及び節Ｂの電圧をＯｖとする。この状態でＭＯ８Ｔ
　＋３）　、　Ｔ４／）はｏｆｆシている。次にリング
オＶｃｃとなる。（今、節Ｂの浮遊容量はないものとす
る）この時、ＭＯ８Ｔ　（４）及びｎ”ｐダイオード（
７）がｏｎ　ｔ、ｌ−これら（４）及び（７）を通して
電子が基板容量（８）で、０の電圧を内部発生基板電圧
として、チップをパンケージに封止後用いＣいる。また
、従来ウェーハテスト時には、内部発生基板電圧の他、
アルミニウム電極（６）（こチップ外部からの配線で基
板電圧を与えていた。

〔発明が解決しようとする問題点〕

従来の基板電圧発生回路は上記のように構成されている
ので、基板電圧を発生するため半導体基板へ注入された
電子がメモリセルへ入り込み半導体メモリが誤動作を起
こさないよう（こ、基板電圧発生回路とメモリセルの距
離を電子の拡散長以上にしたり、基板電圧発生回路周辺
、メモリアレーの周辺にｎ４領域を設は前記ｎ４領域ζ
こ正の電圧を加え、基板ｌこ注入された電子がメモリセ
ルに入り込むのを防いでいたか、ウェーハテスト時には
、基板電圧発生回路及び外部からアルミニウム電極（６
）への配線を通して半導体基板・＼電子を注入するｆコ
め、特に高電源電圧のウェー／・テスト時にＣゴ半導体
基板へ注入された電子がメモリセルの入り込み半導体メ
モリが誤動作を起こす恐れがあった。

この発明は上記問題点を解消する１こめにｆよされたも
ので、電圧発生回路乃）ら半導体基板へ′ＩｊＬ子が注
入されることを防止し、半導体メモリの誤動作を低減で
きる基板電圧発生回路を提供することを目的としている
。

〔問題点を解決するための手段〕

この発明は、基板′電圧発生回路内のチャ−ジポンプ回
路と結合コンデンサを一気的に接続する配縁に、ウェー
ハテスト後に電気的ｆこ切＠される電気ヒユーズの一端
を接続し、前記ヒユーズの他端（こはエンハンスメント
型ＭＯ８Ｔのトノイン端を接続し、前記エンハンスメン
ト型ＭＯ８Ｔのゲート端る。

〔作用〕

この発明ｆこおける基板電圧不活性回路は、基板電圧発
生回路の結合コンデンサとチャージポンプ回路を接続す
るノードの電位を、ウェーハテスト時にはぼ接地電位に
することにより、基板電圧発生回路を動作させない。

〔発明の実施例〕

以下、この発明の一実施例を図面について説明する。第
１図はこの発明の一実施例を示す、ウェーハテスト時に
基板電圧発生回路から半導体基板へ電子を注入しないた
めの基板電子不活性回路を備えた基板電圧発生回路であ
る。第１図−こおいＣ第３図と同一部分は同じ符号で示
されている。第１図において、（９）は節Ｂと一端を電
気的に接続されており、ウェーハテスト後９こ′一気的
に切断され６１Ｅｆｉヒユーズ、αＯはドレイン端を前
記電気ヒユーズの節Ｂと反対側の端に電気的に接続し、
ソース端を接地端子（こ電気的に接続し、ゲート端を電
源端子αηにに気的（こ接続した第３のＮチャネルエン
ハンスメント型ＭＯ３Ｔである。

次（コこの実施例において、ウェーハテスト時ζこ基板
′４電圧生回路から半導体基板へ電子が注入され、前記
電子がメモリセルアレーｌこ入り込み、半導体装置ｆこ
誤動作８およぼすこと（こ対する。この発明の基板電圧
不活性回路を備えた基板電圧発生回路の１′μ用ｆこつ
いて説明する。ウェーハテスト時１こは、電気ヒユーズ
（９）は電気的に切断されてεらず、前記ヒユーズ（９
）の一端は節Ｂと電気的に接続され、前記ヒユーズ（９
）の他端はＭＯ８ＴαＱのドレイン端（こ接続され、前
記へ１０ｓＴ　ＱＯのゲート端子は電源端子へ接続され
、前記ＭＯ８Ｔ　（１０のソース端は接地端子に接続さ
れている。この状態でリングオシレータ（１）が発振す
ると、節Ａのａ位はリングオシレータ（１）の発振周波
数で電源電圧ＶｃｃとＯｖとの間で変化する。し力）６
１節Ｂは電気ヒユーズ（９）を１１ｆｌ　ＬｒＮチャネ
ルエンハンスメント型ＭＯ８Ｔ　ＱＱのドレイン端へ接
続され、　ＭＯ８Ｔαｑのゲート端は電源端子に接続さ
れ、　ＭＯ３Ｔ　（１０のソース端は接地端子へ接続さ
れ、ＨＯ３Ｔ（１Ｇは常時ＯＮ状態にあるので。

節Ｂの電位はリングオシレータ（１）の発振にかかわら
ずほとんど０ｖ７１）ら変化しない。つまり、ＭＯ８Ｔ
　＋３１　、　（４）はウェーハテストの際、常時ＯＦ
Ｆ　したままで、半導体基板へ基板電圧発生回路から電
子の注入はなく、アルミニウム配線（５）及びアルばニ
ウム電極（６）をこ内部発生基板電圧は供給されない。

第２図は本発明の他の実施例を示している。節Ｂ　ｆｃ
　Ｎチャ不ルエンノ・ンスメント型ＭＯ８Ｔ　ＱＯノド
レイン端を接続し、前記ＭＯ８ＴＱＵのゲート端子を電
源端子に接続し、前記ＭＯ８Ｔ（１０のソース端子をウ
ェーハテスト後に電気的に切断される電気ヒユーズ（９
）の一端に接続し、前記電気ヒユーズ（９）の他端を接
地端子に接続しでも、ウェーハテスト時に基板電圧発生
回路から半導体基板へ電子が注入されないことは明白で
ある。

又１本発明の電気ヒユーズのかわり（こ、レーザ光で切
断可能なヒユーズを用いても、を気ヒユーズを使用した
場合と同様の効果が実現されることは明白である。

〔発明の効果〕

以上のように、この発明によればウェーハテスト時の基
板電圧発生回路から半導体基板へ電子が注入されないよ
うに構成したので、基板電圧発生回路力）ら発生した電
子がメモリセルアレーｔこ入り込むことがなく、ウェー
ハテスト時の誤動作を低減した基板電圧発生回路が得ら
れる利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図は従来の基板
電圧発生回路を示す回路図である。 図（こおいて、（１）はリング発振器、（２）は結合コ
ンデンサ、（３）及び（４）はそれぞれ第１及び第２の
エンハンスメント型ＭＯ８Ｔ、（６）は基板電圧供給電
極。 （９）ハヒューズ、００は第３のエンハンスメント型Ｍ
Ｏ８Ｔ、αυは電源端子である。 なお１図中同一符号は同一、または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）発振器の出力が結合コンデンサを介してドレイン
   及びゲートに接続され、ソースが接地された第１のエン
   ハンスメント型ＭＯＳトランジスタと、この第１のエン
   ハンスメント型ＭＯＳトランジスタのドレイン及びゲー
   トにソースが接続され、ドレイン及びゲートが基板電圧
   供給電極に接続された第２のエンハンスメント型ＭＯＳ
   トランジスタとを備えたものにおいて、 第３のエンハンスメント型ＭＯＳトランジスタのソース
   ・ドレイン回路に直列に当該電路を遮断可能なヒューズ
   を接続してなる直列接続体を上記第１のエンハンスメン
   ト型ＭＯＳトランジスタと並列に接続し、 上記第３のエンハンスメント型ＭＯＳトランジスタのゲ
   ートを電源端子に接続したことを特徴とする基板電圧発
   生回路。
2. （２）ヒューズにレーザ光で切断可能なヒューズを用い
   たことを特徴とする特許請求の範囲第１項記載の基板電
   圧発生回路。