JPS63107142A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63107142A JPS63107142A JP61251729A JP25172986A JPS63107142A JP S63107142 A JPS63107142 A JP S63107142A JP 61251729 A JP61251729 A JP 61251729A JP 25172986 A JP25172986 A JP 25172986A JP S63107142 A JPS63107142 A JP S63107142A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- wiring
- diffusion layer
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000008188 pellet Substances 0.000 claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims description 30
- 230000007547 defect Effects 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 10
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 238000007689 inspection Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の電気的接続に適用して有効な技
術に関する。
術に関する。
半導体装置は、シリコン（Ｓｉ）単結晶等からなる半導
体基板にリン（Ｐ）等の不純物イオンを打ち込み、アニ
ールを行って拡散層を形成することにより、種々の回路
素子を形成し、次いで該回路素子を構成する各拡散層を
電気的に接続するための配線層を、上記拡散層を形成し
た半導体基板の上に形成することにより製造される。こ
の半導体装置の製造に付いては、１９８３年８月２２日
、日経マグロウヒル社発行、別冊「マイクロデバイセズ
Ｊ Ｐ１１８以下に説明がある。
体基板にリン（Ｐ）等の不純物イオンを打ち込み、アニ
ールを行って拡散層を形成することにより、種々の回路
素子を形成し、次いで該回路素子を構成する各拡散層を
電気的に接続するための配線層を、上記拡散層を形成し
た半導体基板の上に形成することにより製造される。こ
の半導体装置の製造に付いては、１９８３年８月２２日
、日経マグロウヒル社発行、別冊「マイクロデバイセズ
Ｊ Ｐ１１８以下に説明がある。
上記の如く、半導体装置では、一般に拡散層と配線層と
が一体として形成されている。
が一体として形成されている。
ところで、半導体装置の欠陥は、上記拡散層および配線
層の何れにおいても発生し、その何れか一方に発生すれ
ばその半導体装置は不良品として排除されることになる
。そのため、半導体装置の歩留を向上することが難しい
という問題がある。
層の何れにおいても発生し、その何れか一方に発生すれ
ばその半導体装置は不良品として排除されることになる
。そのため、半導体装置の歩留を向上することが難しい
という問題がある。
本発明の目的は、半導体装置の歩留を向上することがで
きる技術を提供することにある。
きる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体装置を拡散層形成ペレットと該拡散層
の電気的導通を行うための配線層が形成されている配線
専用ペレットとで構成し、該両者を電気的に接続して半
導体装置を製造するものである。
の電気的導通を行うための配線層が形成されている配線
専用ペレットとで構成し、該両者を電気的に接続して半
導体装置を製造するものである。
上記した手段によれば、拡散層または配線層の何れかに
欠陥が発生している場合には、容易にそのペレットを除
去することができるため、常に欠陥の無い半導体装置を
提供することができるものである。
欠陥が発生している場合には、容易にそのペレットを除
去することができるため、常に欠陥の無い半導体装置を
提供することができるものである。
第１図は本発明による一実施例である半導体装置を示す
概略断面図である。
概略断面図である。
本実施例の半導体装置は、いわゆるチップキャリア型半
導体装置である。すなわち、パッケージが、セラミック
からなるパッケージ基板１とそれを封止するためのキャ
ップ２とで構成され、該キャップ２はろう材３で上記パ
ッケージ基板１の上端に接合されている。パッケージ内
部のパッケージ基板１には段差１ａが形成されており、
該段差１ａには、パッケージ基板１の側壁を貫通し、そ
の裏面にまで延長されている配線４が被着形成されてい
る。
導体装置である。すなわち、パッケージが、セラミック
からなるパッケージ基板１とそれを封止するためのキャ
ップ２とで構成され、該キャップ２はろう材３で上記パ
ッケージ基板１の上端に接合されている。パッケージ内
部のパッケージ基板１には段差１ａが形成されており、
該段差１ａには、パッケージ基板１の側壁を貫通し、そ
の裏面にまで延長されている配線４が被着形成されてい
る。
本実施例においては、上記配線４とワイヤ５を介して電
気的に接続されている拡散層形成ペレット６が、上記パ
ッケージ基板１の底部に接着剤７を介して取付けられて
おり、該拡散層形成ペレット６の上には半田からなるバ
ンブ電極８を介して配線専用ペレット９が取付けられ、
かつ電気的に接続されている。すなわち、上記拡散層形
成ペレット６と配線専用ペレット９とは２段重になって
おり、上記バンブ電極８を介して拡散層形成ペレット６
に形成されている各回路素子を有効に動作させるための
電気的接続が達成されているものである。
気的に接続されている拡散層形成ペレット６が、上記パ
ッケージ基板１の底部に接着剤７を介して取付けられて
おり、該拡散層形成ペレット６の上には半田からなるバ
ンブ電極８を介して配線専用ペレット９が取付けられ、
かつ電気的に接続されている。すなわち、上記拡散層形
成ペレット６と配線専用ペレット９とは２段重になって
おり、上記バンブ電極８を介して拡散層形成ペレット６
に形成されている各回路素子を有効に動作させるための
電気的接続が達成されているものである。
ここで、拡散層形成ペレット６は、シリコン（Ｓｉ）単
結晶からなる半導体基板に回路素子を構成する拡散層が
主として形成されているものであり、電極配線は必要最
小限にかぎられているものである。一方、配線専用ペレ
ット９は、シリコン基板に配線層と該配線層との電気的
接続に必要な電極が主として形成されているものである
。上記拡散層形成ペレット６および配線専用ペレット９
は、いずれも通常のりソグラフィ技術を駆使して形成す
ることができる。
結晶からなる半導体基板に回路素子を構成する拡散層が
主として形成されているものであり、電極配線は必要最
小限にかぎられているものである。一方、配線専用ペレ
ット９は、シリコン基板に配線層と該配線層との電気的
接続に必要な電極が主として形成されているものである
。上記拡散層形成ペレット６および配線専用ペレット９
は、いずれも通常のりソグラフィ技術を駆使して形成す
ることができる。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
〔１）、拡散層形成ペレット６と配線専用ペレット９と
をバンブ電極８で接続して半導体装置を製造することに
より、事前に検査して上記拡散Ｎ形成ペレット６および
配線専用ペレット９として良品のみを用いることができ
るので、欠陥の無い半導体装置を製造することができる
。
をバンブ電極８で接続して半導体装置を製造することに
より、事前に検査して上記拡散Ｎ形成ペレット６および
配線専用ペレット９として良品のみを用いることができ
るので、欠陥の無い半導体装置を製造することができる
。
（２）、上記（１）により、拡散層または配線層のいず
れか一方に欠陥が存在する場合には、ペレットを交換す
るだけで容易に良品にすることができるので、通常の製
造方法による場合に較べ歩留を向上することができる。
れか一方に欠陥が存在する場合には、ペレットを交換す
るだけで容易に良品にすることができるので、通常の製
造方法による場合に較べ歩留を向上することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では拡散層形成ペレット６シリコンか
らなる場合について説明したがこれにかぎるものでなく
、拡散層形成ペレット６は拡散層を形成できるものであ
れば、ガリウム・ヒ素（ＧａＡＳ）等、種々の半導体基
板で形成することができる。また、配線専用ペレット９
が同じくシリコンからなるものを示したが、これに限る
ものでなく、上記拡散層形成ペレット６と熱膨張係数が
同じか近似しているために該拡散層形成ペレット６と熱
的整合をとることができる範囲内にあるものであれば、
いかなる材料で形成することもできる。
らなる場合について説明したがこれにかぎるものでなく
、拡散層形成ペレット６は拡散層を形成できるものであ
れば、ガリウム・ヒ素（ＧａＡＳ）等、種々の半導体基
板で形成することができる。また、配線専用ペレット９
が同じくシリコンからなるものを示したが、これに限る
ものでなく、上記拡散層形成ペレット６と熱膨張係数が
同じか近似しているために該拡散層形成ペレット６と熱
的整合をとることができる範囲内にあるものであれば、
いかなる材料で形成することもできる。
さらに、前記実施例では、半導体装置の構造、その形成
材料等を具体的にしめしたが、これに限るものでなく、
所期の目的を達成できる範囲で種々変更可能であること
はいうまでもない。
材料等を具体的にしめしたが、これに限るものでなく、
所期の目的を達成できる範囲で種々変更可能であること
はいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるチップキャリア型半
導体装置に適用した場合について説明したが、これに限
定されるものではなく、たとえば、拡散層形成ペレット
等の収納の方式の如何に関わらず、全ての半導体装置に
適用できるものである。
をその背景となった利用分野であるチップキャリア型半
導体装置に適用した場合について説明したが、これに限
定されるものではなく、たとえば、拡散層形成ペレット
等の収納の方式の如何に関わらず、全ての半導体装置に
適用できるものである。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、半導体装置を拡散層形成ペレットと該拡散層
の電気的導通を行うための配線層が形成されている配線
専用ペレットとを電気的に接続して半導体装置を製造す
ることにより、拡散層または配線層の何れかに欠陥が発
生している場合には、上記いずれかのペレットを良品に
交換して容易にその欠陥を除去することができるので、
常に欠陥の無い半導体装置を提供することができるもの
である。それ故に、拡散層または配線層のいずれかに欠
陥がある場合には通常不良品として排除されるものを良
品にすることができるので、半導体装置の歩留を向上す
ることができるものである。
の電気的導通を行うための配線層が形成されている配線
専用ペレットとを電気的に接続して半導体装置を製造す
ることにより、拡散層または配線層の何れかに欠陥が発
生している場合には、上記いずれかのペレットを良品に
交換して容易にその欠陥を除去することができるので、
常に欠陥の無い半導体装置を提供することができるもの
である。それ故に、拡散層または配線層のいずれかに欠
陥がある場合には通常不良品として排除されるものを良
品にすることができるので、半導体装置の歩留を向上す
ることができるものである。
第１図は本発明による一実施例である半導体装置を示す
概略断面図である。 １・・・パッケージ基板、１ａ・・・段差、２・・・キ
ャップ、３・・・ろう材、４・・・配線、５・・・ワイ
ヤ、６・・・拡散層形成ペレット、７・・・接着剤、８
・・・バンプ電極、９・・・配線専用ペレット。
概略断面図である。 １・・・パッケージ基板、１ａ・・・段差、２・・・キ
ャップ、３・・・ろう材、４・・・配線、５・・・ワイ
ヤ、６・・・拡散層形成ペレット、７・・・接着剤、８
・・・バンプ電極、９・・・配線専用ペレット。
Claims (1)
- 【特許請求の範囲】 １、拡散層形成ペレットに配線専用ペレットが電気的に
接続されてなる半導体装置。 ２、上記拡散層形成ペレットと配線専用ペレットが、バ
ンプ電極を介して接続されていることを特徴とする特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251729A JPS63107142A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251729A JPS63107142A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107142A true JPS63107142A (ja) | 1988-05-12 |
Family
ID=17227093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61251729A Pending JPS63107142A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107142A (ja) |
-
1986
- 1986-10-24 JP JP61251729A patent/JPS63107142A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR20010004562A (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| JP2001085361A (ja) | 半導体装置およびその製造方法 | |
| CN105633049B (zh) | 封装结构的制法 | |
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| US20090008799A1 (en) | Dual mirror chips, wafer including the dual mirror chips, multi-chip packages, methods of fabricating the dual mirror chip, the wafer, and multichip packages, and a method for testing the dual mirror chips | |
| US6153921A (en) | Diode device | |
| JPH0322544A (ja) | 半導体装置 | |
| JPS63107142A (ja) | 半導体装置 | |
| JPS5866344A (ja) | 集積回路パツケ−ジ | |
| JPS61287254A (ja) | 半導体装置 | |
| JPH06333962A (ja) | 半導体チップ・モジュール | |
| JPH03142869A (ja) | 複合型半導体装置 | |
| US20180158785A1 (en) | Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof | |
| JPH04107964A (ja) | 半導体集積回路装置 | |
| JPH05315540A (ja) | 半導体装置 | |
| JPH0511661B2 (ja) | ||
| JPS6130738B2 (ja) | ||
| JPS6313353A (ja) | 配線基板 | |
| JPS6129138A (ja) | 半導体装置 | |
| JPH02134860A (ja) | 大規模集積回路の製造方法 | |
| JPS63283138A (ja) | 半導体装置 | |
| JPS6118157A (ja) | 半導体装置 |