JPS63104335A - 半導体基板のリアクティブ・イオン・エッチング方法 - Google Patents

半導体基板のリアクティブ・イオン・エッチング方法

Info

Publication number
JPS63104335A
JPS63104335A JP62162540A JP16254087A JPS63104335A JP S63104335 A JPS63104335 A JP S63104335A JP 62162540 A JP62162540 A JP 62162540A JP 16254087 A JP16254087 A JP 16254087A JP S63104335 A JPS63104335 A JP S63104335A
Authority
JP
Japan
Prior art keywords
trench
etching
silicon
etch
reactive ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62162540A
Other languages
English (en)
Inventor
ランディ・ディーン・コス
アーサー・バリー・イスラエル
エドワード・ヘンリー・ペイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63104335A publication Critical patent/JPS63104335A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、半導体基板中にほぼ垂直な側壁を有する深い
トレンチを設けるための、方法に関する。
B、従来技術 集積回路の製造においては、多くの場合シリコン基板中
に開口をエツチングする必要がある。従来、この基板エ
ツチング法は、隣接するデバイス間を絶縁するために誘
電体で充填される開口を画定する目的で用いられていた
。この開口の側壁の傾斜度に関して、特別の重要な条件
はなかった。
さらに、この開口は特に深いものではなかった(たとえ
ば、2ないし3μm)。
半導体メモリ技術においては、所定のチップ面積に、よ
り多くのメモリーセルを詰め込もうとする趨勢の結果と
して、「3次元の」または「トレンチ型の」メモリーセ
ルが開発されてきた。このセルにおいて、記憶コンデン
サの充電極板は、深いトレンチ(たとえば5ないし6μ
m)中にコーティングされた1層または数層のポリシリ
コン層および1層または数層の誘電体層によって形成さ
れる。この深いトレンチの側壁は、(a)トレンチに使
用されるチップ空間の量を最小にし、かつ、(b)導電
性の膜および絶縁性の膜で確実にコーティングできる表
面形状をもたらすために、はぼ垂直(すなわち、わずか
にプラスの勾配Xを持つ、ただし88°<X<90”)
である必要がある。
シリコン中に深いトレンチを形成するのに使用されるエ
ツチング法は、「エツチング・バイアス」を最小に(す
なわち、トレンチの水平方向の寸法が1 トレンチの形
成に使われるマスキング層中の開口の水平方向の寸法よ
りも目につくほど大きくない)しながら、最大の「縦横
比」を与える(すなわち、トレンチの垂直方向の寸法と
水平方向の寸法の比が最大となる)ものでなければなら
ない。
IBMテクニカル・ディスクロージャ・プルテン第22
巻、第5号、1979年10月、第1819頁に所載の
「シリコンのりアクティブ争イオン6エツチング法(R
eactive Ion Etching ofSil
icon) Jと題するシェイブル(Scha ib 
le )等の論文は、CQ 2 / A rの反応性イ
オン拳エツチング(rRIEJ)用化学組成を利用する
ことにより、シリコン中にトレンチを形成する一般的な
方法を開示している。この論文によると、CCQ4をエ
ツチング拳ガスに添加することにより、n型のサブコレ
クター領域の側面エツチングを起こさずに、より大量の
Ca2を使って、シリコンのエツチング速度を高めるこ
とができる。
(1980年9月16日にレバー(Lever )等に
授与され、本出願人に譲渡された)米国特許第4222
792号には、トレンチ絶縁領域を形成する方法が開示
されている。この特許は、シリコン基板にトレンチを形
成する様々な技法を列挙している。すなわち、CQ 2
 / A rまたはCCL/Arをベースとする反応性
イオン1エツチング、CF 4などのフッ素をベースと
する反応性イオン・エツチング、スパッタ・エツチング
およびイオン・ミリングが列挙されている。
(1983年11月29日にパン(Pan)に授与され
、シグネティクス社(Signetics Corp−
)に譲渡された)米国特許第4417947号は、CC
Q、4102による反応性イオン−エツチングにおける
酸素含有量を変化させることによりシリコン中に形成さ
れる開口の傾斜度を制御する方法に関するものである。
酸素が存在しないとき、異方性プロファイルが得られる
(1984年5月22日にパーデス(Purdes )
に授与され、テキサス・インスツルメンツ社(Texa
s Instruments)に譲渡された)米国特許
など4450042号は、シリコンおよびケイ化物など
の含ケイ素化合物の異方性エツチング用のBCQ3/B
r2のプラズマ用化学組成を開示している。一般に、エ
ツチング速度は、8%BCQ3の存在下でHe(不活性
イオン・ボンバード)を増加するに従って高くなった。
臭素の添加は、側壁を不動態化してエツチングの垂直度
を高める点で重要であることが判明した。
(1984年10月9日にライ(Lai)等に授与され
、本出願人に譲渡された)米国特許第4475982号
は、シリコン基板中の差別的にドープされた領域を通じ
てトレンチをエツチングすることに関している。具体的
にいうと、軽度にドープされた領域をエツチングするに
は、CCQ2F2/アルゴンによる反応性イオン・エツ
チングが用いられ、より強度にドープされた領域をエツ
チングするには、CCQ、2F2/酸素による反応性イ
オン・エツチングが用いられている。
(1988年2月11日にブサラス(Butherus
 )等に授与され、ATTに譲渡された)米国特許第4
569718号は、ヒ化ガリウムをエツチングするため
にBCQ3/CQ2をベースとするエツチング用化学組
成を用いることを教示している。
上記に示したように、シリコン中にトレンチをエツチン
グするために塩素をベースとする化学組成を使用するこ
とは公知である。しかし、シリコン基板中に形成された
深いトレンチに対して最大の縦横比と最小のエツチング
・バイアスをもたらす、塩素を特徴とする特別のエツチ
ング用化学組成が得られれば好都合である。
C0発明が解決しようとする問題点 したがって、本発明の一つの目的は、シリコン基板中に
深いトレンチを形成するプラズマ・エツチング方法を提
供することである。
本発明のもう一つの目的は、はぼ垂直な側壁を有する深
いトレンチをシリコン基板中に形成できる、塩素をベー
スとするエツチング用化学組成を提供することである。
本発明のもう一つの目的は、最小のエツチング・バイア
スで最大の縦横比をもたらす、塩素をベースとするトレ
ンチ・エツチング法を提供することである。
D1問題点を解決するための手段 本発明の上記およびその他の目的は、最小のエツチング
・バイアスで最大の縦横比をもたらす、塩素をベースと
するトレンチ・エツチング法により実現される。このエ
ツチング用化学組成は、酸素、塩化水素および三塩化ホ
ウ素の組み合わせからなる。このガス混合物が少量のB
CQ3の存在下で70%以上のHCuを含むとき、エツ
チングされるトレンチの側壁はほぼ垂直になり、エツチ
ングされるトレンチの底部は丸みがつくことが判明して
いる。
E、実施例 本発明のエツチング法を、厚さ2.5μmのp−型エビ
タキシアル層がその上に配置されてなるp+型の<10
0>配向シリコン基板で実施する。
エピタキシアル層上に酸化シリコン層を形成する。
この酸化シリコン層は、多くの公知の技術(たとえば、
高温で蒸気または乾燥酸素にさらすことによるウェーハ
の酸化、化学蒸着など)のどれを用いて形成することも
できる。この酸化層がどんな方法で形成されようとも、
その厚さは300 nmの範囲内にあるべきである。こ
の厚さが重要である理由は、後で説明する。
次に、酸化シリコン層の表面に感光性ポリマーを塗布す
る。このとき、多くの公知のフォトレジストのどれを使
ってもよい。フォトレジストは、酸化シリコン層の選択
された区域を露光するようにパターンづけされ、次に酸
化シリコン層の露光された部分が除去されて、下にある
シリコン基板の部分が露出する。酸化物層をパターンづ
けするには、垂直のプロファイルを有する開口がそこに
形成されるように、乾式エツチング技術を使用すること
が好ましい。酸化物層を異方性エツチングできる化学組
成であれば、どんなエツチング用化学組成(またはエツ
チング用化学組成の組合せ)を用いてもよい。本発明で
は、2段階エツチング法を使用する。第1段階では、C
F4による反応性イオン・エツチング(バイアス直流4
000V。
圧力20ミリトル、ガス流量1001005eを用いて
酸化シリコン層をパターンづけし、次に短時間02によ
る反応性イオン・エツチング(電力800W、圧力35
ミリトル、ガス流ffi50secm)を用いて、フォ
トレジストから再付着した残留ポリマーを全て除去する
上記の方法のパラメータのうち、酸化シリコン層の厚さ
が最も重要であることに留意されたい。
後で説明するが、本発明のトレンチ舎エツチングでは、
少量の酸素が使用される。この酸素が酸化シリコン居の
上のフォトレジストを攻撃して、トレンチ・エツチング
中にそれをほとんど除去する。
したがって、酸化シリコンとシリコンのエツチング速度
比は、トレンチ拳エツチングの間50対1程度であるけ
れども、酸化シリコン層はトレンチ・エツチングの間に
全部が浸食されてしまうことのないように、十分な厚み
を持たなければならない。
したがって、6.5μmの深さのトレンチを形成するに
は、酸化シリコン層は1100n以上の厚さでなければ
ならない。実際には、300nmの層が用いられる。
本発明のトレンチ拳エツチング用化学組成を得るため、
一連の実験を試みた。これらの実験のうち重要なものの
処理条件を、下記の表1に前掲する。表1を参照しなが
ら、試験の詳細を論じることにする。
実験 BCQ3  C’Q2  HCQ   02  
 Ar  02  直流バイアス(seem)   (
seem)  (seem)  (seem)  (s
eem)    (ボルト)44   8   40 
  0    0     0    *so。
**6    0  100  15    0   
−450*電力(ワット) **最終エツチング条件 圧力 (ミリトル)      結   果 10    不規則な側壁プロファイル、トレンチ底部
がばち形になる、 黒色シリコンが形成される、 ウェーハ全体が不均一 100     均一に傾斜した側壁 ばち形がなくなる 余り黒くないシリコンが形成される ウェーハ全体にわたる不均一性かなくなるネッキング トレンチ底部に丸みがつく 10    真直な側壁 トレンチ底部 トレンチ底部に丸みがつく ボウイング 10    垂直で真直な側壁 トレンチ底部に丸みがつく 実験1 まず、BCα3/CQ2の組合せを用いてシリコン中に
トレンチをエツチングした。この最初の段階で形成され
たトレンチは、「不規則」な側壁プロファイル、「ばち
形」の底部、「黒色シリコン」およびウェーハ全体の不
均一性が特徴であった。
これらの問題のそれぞれについて、後でさらに詳細に論
じることにする。このBCQ3/CQ2エツチングの前
に、高圧(20ミリトル)低電力(iliI流−200
■のバイアス)で、短時間BC113によるエツチング
を行なった。この初期エツチングは、反応室調整の役割
を果たす。酸化物層をエツチングして基板の一部を露出
させた後、エツチングすべきシリコン表面に酸化物を生
じることがある。同時に、エツチング室をパージした後
に、残留汚染物質(たとえば水)が存在することがある
上記の初期BCα3エツチングで、シリコン基板から全
ての酸化物が除去され、また反応室内に存在する全ての
汚染物が、吸着除去されることになる。この工程段階は
、実験1では、第1段階として別個に示したが、当然の
ことながら表1に示した全ての実験エツチング段階の前
に、この初期BCQ3エツチングが行なわれる。すなわ
ち、この初期エツチングは、本発明のエツチング工程と
一緒に用いられる。ただし、わかりやすくするために、
表1に列挙した他のエツチング工程ではそれを省略しで
ある。
本発明にたどりつくまでの試行錯誤の筋道が理解できる
ように、ここで初期BCα3/CQzトレンチ・エツチ
ングによって提起された無数の問題について説明する。
トレンチの側壁は、均一な傾斜を有していないという点
で「不規則」であった。
一般に、側壁の傾斜は深さに応じて変化した。側壁は、
深さに応じて変化しない、一定したほぼ垂直な傾斜を存
していなければならない。トレンチのうちには、トレン
チの底部が凸状の半球形に近い「ばち形」のものがあっ
た。この凸形は、充填材中の空隙形成をなくしてトレン
チの充填底を最大にするために望ましい、凹状の丸みの
ついたトレンチ底部とは反対のものである。すなわち、
ばち形のトレンチ底部では、トレンチ内で次にコーティ
ングすべき層で確実に覆うのが難しくなる。
トレンチのうちには、トレンチ底部に「黒色シリコン」
の形成を示すものもあった。「黒色シリコン」は、酸化
ホウ素などの反応副生物がエツチングされた表面に再付
着するとき生じる。これらの小さな粒子は、トレンチ・
エツチング用化学組成中で除去されないという点で、微
細なエツチング・マスクとなる。したがって、これらの
粒子の下のシリコン領域はエツチングされず、その結果
、起伏の激しい表面形状が得られる。この起伏の激しい
表面は入射光を反射せず、そのため光学式監視装置を通
して見るとトレンチ底部が黒く見えることになる。最後
に、テストしたウェーハは、すべて場所ごとに非均−な
エツチング特性を示した。
ウェーハの中心に形成されたトレンチは、広い、ばち形
のトレンチ底部を有し、ウェーハの縁部に形成されたト
レンチは、その側壁が合体して狭いテーパ形のトレンチ
底部を形成した。
様々の理由により、上記の4つの問題点をトレンチ・エ
ツチング法から除去しなければならない。
以後の実験は、特にこれらの問題点を克服することを目
的としたものである。
実験44 難問の最初の解決は実験44でなされ、均一なトレンチ
側壁プロファイルが得られた。この解決方法にたどりつ
くまで数皿の追加ガス成分について研究した。BCQ、
sおよびC!12エツチング・ガスにアルゴン中で20
%の酸素を加えると、15%速いエツチング速度が得ら
れたが、極めて黒いシリコンも生じた。主エツチング段
階でBCQ3の代りにHC悲ガスを用いると、シリコン
のエツチング速度が2倍になった。実験44では、新し
いガス混合物(HCu1CQ2、およびA r / 0
2)を使用するとともに、高圧(100ミリトル)およ
び300ワツトでのBCQ3およびCu2を用いた第2
段階を追加して、わずかに傾斜した側壁と所望の丸みの
ついた底部を有するトレンチが作成された。ウェーハ全
体にわたる非均−なエツチング・プロファイルはなくな
った。しかし、シリコンと酸化シリコンの界面近くのト
レンチ側壁が幾分狭くなり、すなわち「ネッキング」を
生じた。
トレンチのプロファイル中に、依然として黒色シリコン
の形成による底部の起伏が存在した。このプロファイル
は、より均一に見えるようになり始めたが、トレンチを
空隙なしで十分に再充填することはできなかった。ネッ
キングを避は黒色シリコンをなくすためにどうにかする
必要があった。
実験63 実験44から実験63に至るまでに、幾つかの変更が加
えられた。実験44のアルゴン/酸素混合ガスの代りに
、純粋な酸素を用いた。実験44の第2段階を省略した
。最後に、少量のBC,Q3を追加した。実験63では
、実験44で見られたネッキングの問題がほぼ解消され
た。また、BCQ、3の追加とアルゴンの使用中止があ
いまって、黒色シリコンの形成をなくすのに効果があっ
たように思われる。残った唯一の問題は、トレンチの底
部に見られる若干の「トレンチング」であった。この言
葉は、普通なら平面状になるはずの表面の小部分が、材
料中深くまでエツチングされた、エツチング・プロファ
イルを指す。換言すれば、小さな針で引っかいたような
空隙が、トレンチ底部のどちらかの端部から下方に向っ
て延びている。
次に、直流バイアスを高めることによってトレンチング
をなくせることが判明したが、それによりトレンチ側壁
に「ボウイング」が生じた。「ボウイング」という言葉
は、トレンチ側壁が凹形になった、すなわち、外側にそ
ったトレンチΦプロファイルを指す。
実験91 実験63と91の間では、アノードとカソードの間の直
流バイアス差の大きさを増加させることによって、直流
バイアスを徐々に上げ、またガス流量を変化させた。一
般に、直流バイアスを一350V以上に上げると、トレ
ンチングの問題は軽減され、−475Vでは遂になくな
った。しかし、この印加電圧では、ボウイングの問題が
さらに激しくなった。Cα2の流量を減らし、H(lの
流量を増やすことによって、この問題に対処した。
実験91では、CQ2の流量をゼロにまで減らし、HC
u流量を75secmに増加させた。驚くべきことに、
CQ2の流量をゼロにしたとき、ボウイングの問題がほ
とんどなくなった。残った唯一の問題は、残ったネッキ
ングであった。
実験102 実験91より後の実験では、ネッキングをなくすため、
様々な修正を加えた。実験98では、トレンチの上方の
残留酸化物層が、トレンチの上面に付着してネッキング
現象をもたらすかもしれないことに気づいた。トレンチ
・エツチングを施した実験用ウェーハで、トレンチがエ
ツチングされた後、その場に厚い酸化物層が残った。エ
ツチングの後半の段階で、エツチング中に除去された酸
化シリコンの副生物がトレンチ側壁の上部に再付着した
可能性があると思われる。このトレンチ残留物の問題の
ため、実験98以降では、トレンチ・エツチングの直後
にウェーハを緩衝フッ化水素酸(BHF)湿式エツチン
グ剤にさらすことにより、厚い酸化物層を除去した。こ
れによりボウイングがなくなり、得られたトレンチは垂
直で真直ぐな側壁と丸みのついた底部を有することが判
明した。
さらに、この厚い酸化物層の除去により、トレンチング
の問題を再発せずに、印加電圧を一475Vから一40
0Vに低下させ得ることが判明した。
実験102の条件をもとにして、所望のトレンチ・プロ
ファイルを実現しながら、どのように工程パラメータを
変化させることができるかを見るために一連の実験を行
なった。たとえば、予想されることではあるが、印加電
圧を増加させることにより、シリコンのエツチング速度
が増加する。
しかし、さらに実験を重ねることにより、−400■で
はトレンチの一部が若干のばち形化(すなわち、軽度の
トレンチング)を生じることが確認された。電力が一4
75Vより大きいとき、エツチング・プロファイルに影
響を与えずに(すなわち、トレンチングがなくなって)
エツチング速度が増大する。−450vという電力は、
印加バイアスをできるだけ低く保ちながらトレンチング
をなくすため選択したものである。圧力に関しては、加
える圧力を5ミリトルにまで下げると、エツチング・プ
ロファイルに影響を与えずにエツチング速度が29%低
下した。20ミリトルにすると、所要電力が装置の最大
RFを超えるため、方法を続行できなかった。
ガス流量を変化させると、興味深い結果が得られた。H
CQの流量を75sccmから101005cに上げる
ことにより、エツチング−プロファイルに悪影響を与え
ずに、エツチング速度が4%上昇した。HCα流量を5
0secmに下げると、トレンチに長い引っかき傷(す
なわち、著しくされた黒色シリコンの起伏)が形成され
た。
HCQの流量を125sccrnに増加させると、トレ
ンチの側壁は若干弓形になる。酸素の流量を5secm
だけ増加させても、トレンチのプロファイルにもエツチ
ング速度にもはっきりした効果はないが、パターンの大
きなむき出しの領域に黒色シリコンが生じる。逆に、酸
素流口を5secm下げると、トレンチ・プロファイル
が破壊され、シリコンに大きな引っかき傷が残る。
B CQ3の供給速度を変化させることにより、特に興
味深い結果が得られた。BCuaを使用しないとき、ト
レンチは形成されなかった。すなわち、BCuaを使用
しない場合、不規則な引っかき傷のあるプロファイルを
有する、わずか1ないし2μmの開口が形成された。B
Cuaの流速を8sccmから10105cに上げると
、トレンチの底部がばち形になった。これらの結果から
、BCuaの主な役割は、最小のエツチング拳バイアス
で異方性に近いプロファイルを形成するために酸化ホウ
素をトレンチ側壁に形成させながら、トレンチ底部に形
成される酸化物を除去することであると思われる。
したがって、処理条件は、次の範囲に含まれると思われ
る。
BCua :  〜1<X   sccm<10HCu
  :  50<Y   5ccrn<12502  
  :  10<Z   seem<20バイアス: 
 400<A  ボルト〈?圧力  : 〜10くB 
ミリトル<20エツチング処理パラメータを上記の範囲
内で制御する(かつ、表1の最終行に示されているよう
に最適化する)場合、このシリコンのトレンチゆエツチ
ング法は、下記のような特徴をもつ。トレンチ・エツチ
ング中に約1000’ないし1500°の酸化シリコン
層が除去される。さらに、実験から、1500°の酸化
物マスクを使用する場合、トレンチ底部にばち形が生じ
ることが判明している。したがって酸化物のマスクは、
少なくとも2000°程度の厚さでなければならないと
思われる。本発明の方法によって実現されるエツチング
拳バイアスは、平均して約0.025μm未満であり、
この値は極めて小さいものである。本発明の方法によっ
て実現される縦横比は、約8:1から15:1であり、
典型的には9:1である。
F1発明の効果 したがって、本発明は、単結晶シリコン基板に深いトレ
ンチを形成するトレンチ・エツチング方法を提供する。
このトレンチは、はぼ垂直な傾斜を有する側壁と丸みの
ついたトレンチ底部が特徴である。このトレンチΦエツ
チング法は、高い縦横比と最小のエツチング・バイアス
を示す。
本発明のエツチング用化学組成では、少量のBCQ3が
と(に重要であると思われる。複数の高級ハロゲン原子
(たとえば、塩素、臭素など)と結合した、炭素、ホウ
素またはケイ素のベース原子に基づく他の化合物も、本
発明のエツチング用化学組成中のBCα3の役割を果た
すはずである。「高級ハロゲン」という言葉は、水素と
フッ素以外のハロゲンを指す。含フツ素化合物は、シリ
コンと酸化シリコンのエツチング速度比が小さく、シた
がって大幅のマスク浸食とトレンチ・プロファイルの不
連続性を引き起こす。さらに具体的にいうと、四塩化炭
素(CCα4)などの塩化炭素化合物が、本発明で有用
であると思われるかもしれない。しかし、本発明にとっ
てとくに重要な最適化された酸化物エツチング特性と不
純物除去特性を有する点でBCα3が好ましい。

Claims (1)

  1. 【特許請求の範囲】  シリコン半導体基板のリアクティブ・イオン・エッチ
    ング方法において、 シリコン基板上に置かれたマスク層から露呈された部分
    を、塩化水素と、酸素と、炭素、ホウ素、ケイ素から成
    るグループから選ばれた少なくとも1つのベース原子を
    優勢な高級ハロゲン原子と結合させた比較的少量の化合
    物と、を含んだガス状プラズマ下で処理することを特徴
    とする前記方法。
JP62162540A 1986-10-09 1987-07-01 半導体基板のリアクティブ・イオン・エッチング方法 Pending JPS63104335A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/917,131 US4717448A (en) 1986-10-09 1986-10-09 Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US917131 1986-10-09

Publications (1)

Publication Number Publication Date
JPS63104335A true JPS63104335A (ja) 1988-05-09

Family

ID=25438383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62162540A Pending JPS63104335A (ja) 1986-10-09 1987-07-01 半導体基板のリアクティブ・イオン・エッチング方法

Country Status (4)

Country Link
US (1) US4717448A (ja)
EP (1) EP0263374B1 (ja)
JP (1) JPS63104335A (ja)
DE (1) DE3771633D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265132A (ja) * 1988-08-30 1990-03-05 Sony Corp ドライエッチング方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258332A (en) * 1987-08-28 1993-11-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including rounding of corner portions by etching
US4818334A (en) * 1988-03-15 1989-04-04 General Electric Company Method of etching a layer including polysilicon
DE3915650A1 (de) * 1989-05-12 1990-11-15 Siemens Ag Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht
EP0694959A3 (en) * 1989-07-03 1997-12-29 AT&T Corp. Trench etching in an integrated-circuit semiconductor device
EP0439727A3 (en) * 1990-02-01 1991-10-02 Siemens Aktiengesellschaft Process to make grooves in silicon substrates for high density integrated circuits
US5169487A (en) * 1990-08-27 1992-12-08 Micron Technology, Inc. Anisotropic etch method
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
JP3407086B2 (ja) * 1994-06-17 2003-05-19 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5783101A (en) * 1994-09-16 1998-07-21 Applied Materials, Inc. High etch rate residue free metal etch process with low frequency high power inductive coupled plasma
US5605603A (en) * 1995-03-29 1997-02-25 International Business Machines Corporation Deep trench process
US5865938A (en) * 1996-06-25 1999-02-02 Xerox Corporation Wafer chuck for inducing an electrical bias across wafer heterojunctions
US5637189A (en) * 1996-06-25 1997-06-10 Xerox Corporation Dry etch process control using electrically biased stop junctions
US6051100A (en) * 1997-10-24 2000-04-18 International Business Machines Corporation High conductance plasma containment structure
US5994229A (en) * 1998-01-12 1999-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Achievement of top rounding in shallow trench etch
US6440858B1 (en) 1998-08-24 2002-08-27 International Business Machines Corporation Multi-layer hard mask for deep trench silicon etch
US6221202B1 (en) 1999-04-01 2001-04-24 International Business Machines Corporation Efficient plasma containment structure
US6635335B1 (en) 1999-06-29 2003-10-21 Micron Technology, Inc. Etching methods and apparatus and substrate assemblies produced therewith
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
US6402301B1 (en) 2000-10-27 2002-06-11 Lexmark International, Inc Ink jet printheads and methods therefor
US6921725B2 (en) 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
DE102004034223B3 (de) * 2004-07-15 2006-04-27 Infineon Technologies Ag Verfahren zum Trockenätzen
US7481943B2 (en) * 2005-08-08 2009-01-27 Silverbrook Research Pty Ltd Method suitable for etching hydrophillic trenches in a substrate
US8350209B2 (en) * 2005-10-10 2013-01-08 X-Fab Semiconductor Foundries Ag Production of self-organized pin-type nanostructures, and the rather extensive applications thereof
DE102005048366A1 (de) * 2005-10-10 2007-04-19 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis
US20230178361A1 (en) * 2021-12-07 2023-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices and Methods of Manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242445A (ja) * 1985-05-03 1987-02-24 テキサス インスツルメンツ インコ−ポレイテツド 集積回路の製造方法
JPS62176134A (ja) * 1985-10-11 1987-08-01 アプライド マテリアルズ インコ−ポレ−テツド シリサイド、多結晶シリコン及びポリサイドのエッチング方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4569718A (en) * 1980-08-22 1986-02-11 At&T Bell Laboratories Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas
EP0098318B1 (de) * 1982-07-03 1987-02-11 Ibm Deutschland Gmbh Verfahren zum Herstellen von Gräben mit im wesentlichen vertikalen Seitenwänden in Silicium durch reaktives Ionenätzen
US4450042A (en) * 1982-07-06 1984-05-22 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
US4417947A (en) * 1982-07-16 1983-11-29 Signetics Corporation Edge profile control during patterning of silicon by dry etching with CCl4 -O2 mixtures
US4426246A (en) * 1982-07-26 1984-01-17 Bell Telephone Laboratories, Incorporated Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch
US4475982A (en) * 1983-12-12 1984-10-09 International Business Machines Corporation Deep trench etching process using CCl2 F2 /Ar and CCl2 F.sub. /O2 RIE
US4468285A (en) * 1983-12-22 1984-08-28 Advanced Micro Devices, Inc. Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide
US4533430A (en) * 1984-01-04 1985-08-06 Advanced Micro Devices, Inc. Process for forming slots having near vertical sidewalls at their upper extremities
US4561907A (en) * 1984-07-12 1985-12-31 Bruha Raicu Process for forming low sheet resistance polysilicon having anisotropic etch characteristics
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242445A (ja) * 1985-05-03 1987-02-24 テキサス インスツルメンツ インコ−ポレイテツド 集積回路の製造方法
JPS62176134A (ja) * 1985-10-11 1987-08-01 アプライド マテリアルズ インコ−ポレ−テツド シリサイド、多結晶シリコン及びポリサイドのエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265132A (ja) * 1988-08-30 1990-03-05 Sony Corp ドライエッチング方法

Also Published As

Publication number Publication date
EP0263374A3 (en) 1988-08-03
EP0263374A2 (en) 1988-04-13
EP0263374B1 (en) 1991-07-24
DE3771633D1 (de) 1991-08-29
US4717448A (en) 1988-01-05

Similar Documents

Publication Publication Date Title
JPS63104335A (ja) 半導体基板のリアクティブ・イオン・エッチング方法
US6235643B1 (en) Method for etching a trench having rounded top and bottom corners in a silicon substrate
US6518192B2 (en) Two etchant etch method
US5958801A (en) Anisotropic etch method
EP0439101B1 (en) Dry etching method
JPH1092798A (ja) 単結晶シリコンのエッチング方法
TW299469B (ja)
EP1350265A1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
KR20040017805A (ko) 유기 반사방지 코팅(arc)층의 에칭 방법
JPS6352118B2 (ja)
US5994234A (en) Method for dry-etching a polycide film
US5320708A (en) Dry etching method
KR100269323B1 (ko) 반도체장치의백금막식각방법
JPH05102107A (ja) 半導体装置の製造方法
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
US5950092A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JPH04237125A (ja) ドライエッチング方法
US8034721B2 (en) Manufacturing method of semiconductor device
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
JP3694083B2 (ja) ルテニウム膜のエッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
KR100307220B1 (ko) 반도체 소자의 마스크 제조방법
KR100688777B1 (ko) 반도체 소자의 제조 방법