JPS63102357A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は溝型キャパシタセルを有する半導体装置の製造
方法に関するものである。

従来の技術 従来、溝型キャパシタセル構造ＭＯ３型メモリー装置の
形成方法は第２図ａ、ｂの工程順断面図に示すような手
順であった。

第２図ａ、ｂにおいて、１はＰ型半導体基板、２はＰ−
型エピタキシャル層、３は第１の溝部、４は第２の溝部
、５はフィールド酸化膜、６はＣＶＤ酸化膜、７は高濃
度の砒素を含有する酸化膜、８は空洞部、９はＮ＋層、
１０はキャパシタ酸化膜、１１は燐を含む多結晶シリコ
ン膜、１２は第１のセルキャパシタ部、１３は第２のセ
ルキャパシタ部を示す。すなわち、まず第２図ａのよう
に、Ｐ型半導体基板１上のＰ一層２内に第１の溝部３と
第２の溝部４を形成した後、高濃度の砒素を含有するシ
ラノール系溶液を基板表面に塗布し、続いて熱処理によ
って高濃度の砒素を含有する酸化膜７を形成する。次に
、第２図すのように、高温熱処理により、第１の溝部３
と第２の溝部４の内壁部に、高濃度の砒素を含有する酸
化膜７から砒素を拡散してＮ＋層９を形成し、キャパシ
タ酸化膜１０を介して、燐を含む多結晶シリコン膜１１
を埋設して、ダイナミックメモリ装置における隣接した
第１のセルキャパシタ部１２と第２のセルキャパシタ部
１３とを形成する。

発明が解決しようとする問題点 このような従来例では、第１の溝部３と第２の溝部４の
両底部上に空洞部８が形成され、これにより、両底部に
は砒素を拡散できず、その結果、α線によるソフトエラ
ー耐性が低下するという問題があった。また、第１の溝
部３と第２の溝部４の両内壁部で高濃度の砒素を含有す
る酸化膜７の膜厚分布が大きいため、拡散後、Ｎ＋層９
の拡散深さが異常に太き（なり、隣接する溝型キャパシ
タ（第１のセルキャパシタ１２と第２のセルキャパシタ
１３）間のリーク電流を抑制できな（なるという問題も
あった。

本発明はこのような問題点を解決するもので、溝型キャ
パシタにおけるα線によるソフトエラー耐性を向上させ
ると共に、隣接する溝型キャパシタ間のリーク電流を抑
制できる半導体装置の製造方法を提供することを目的と
するものである。

問題点を解決するための手段 この問題点を解決するために、本発明は、−導電型半導
体基板内に深い溝を形成した後、前記溝の内面をアンモ
ニアと過酸化水素との混合溶液で処理し、続いて、前記
溝の内面を希弗酸溶液で処理する工程と、この半導体基
板を酸素雰囲気中で高温熱処理することにより、前記溝
の内全面にわたって酸化膜を形成後、高濃度の砒素を含
有するシラノール系溶液を前記半導体基板上に塗布し、
さらに低温で熱処理を施すことによって、前記溝の内全
面に、砒素を含有する被膜を形成する工程と、高温熱処
理により前記酸化膜を介して前記溝の内面に前記被膜か
らの砒素を拡散し、高濃度のＮ型拡散層を形成する工程
とを具備した半導体装置の製造方法である。

作用 本発明では、前記溝の内面の全面にわたって膜厚均一性
の優れた薄い酸化膜が形成され、前記薄い酸化膜は親水
性であるため、親水性基を有するシラノール系溶液は前
記第２の薄い酸化膜との密着性、冷水性が極めて優れて
いる。そのため、前記溝の内全面にわたって、高濃度の
砒素を含有するシラノール系溶液による塗布被膜で均一
に被覆することができ、前記薄い酸化膜を介して、前記
溝の内面に、高濃度の砒素を拡散して浅い高濃度のＮ型
拡散層を均一に形成できるので、α線によるソフトエラ
ー耐性を高めることができるだけでなく、隣接する溝型
キャパシタ間のリーク電流も抑制できる。

実施例 以下、本発明の一実施例について、第１図ａ。

ｂの工程順断面図に基づいて説明する。

まず、第１図ａに示す工程で、Ｐ型半導体基板１上に形
成されたＰ−型エピタキシャル層２の一部にフィールド
酸化膜５を形成した後、Ｐ−型エピタキシャル層２の一
部をＣＶＤ酸化膜６をマスク七して異方性エツチングに
より選択的にエツチングして深さ３〜６μｍ程度の第１
の溝部３と第２の溝部４とを隣接させて形成し、続いて
、前記溝の内壁部および底部をアンモニアと過酸化水素
との混合溶液で処理し、さらに、希弗酸溶液で前記溝の
内壁部と底部とに形成されている薄い酸化膜をエツチン
グ除去した後、酸素雰囲気中、５００〜８００℃程度の
温度で熱処理して前記溝の内壁部と底部との全面にわた
って、２０〜５０Ａ程度の薄い熱酸化膜１４を形成し、
続いて、高濃度の砒素を含有し、エタノールを主溶媒と
したシラノール系溶液を全面に滴下塗布後、２０００〜
５０００回／分の回転数で基板を回転させ、次に、１０
０〜３００℃程度の温度で熱処理して、第１の溝部３と
第２の溝部４の両内壁部および両底部を高濃度の砒素を
含有する酸化膜７で均一に被覆する。

次に、第１図ａに示す工程で、窒素と酸素の混合ガス雰
囲気中、１０００〜１０５０℃程度の温度で熱処理して
前記薄い熱酸化膜１４を介して第１の溝部３と第２の溝
部４の両内壁部および両底部に酸化膜７中の砒素を拡散
し、浅い高濃度（Ｉ　Ｘ　１０”〜Ｉ　Ｘ２０”ｃｍ−
３程度）のＮ＋型拡散層９を均一に形成した後、熱酸化
により、フィールド酸化膜５以外の全面に１００〜２０
０Ａ程度の膜厚のキャパシタ酸化膜１０を形成し、続い
て、燐を含む多結晶シリコン膜１１を減圧ＣＶＤ法によ
り形成し、第１のセルキャパシタ部１２と第２のセルキ
ャパシタ部１３以外の燐を含む多結晶シリコン膜を選択
除去してキャパシタ酸化膜１０および燐を含む多結晶シ
リコン膜１１からなるキャパシタ電極を形成する。

発明の効果 以上のように本発明によれば、隣接する第１の溝部と第
２の溝部の菌内壁部と両底部に浅いＮ＋型型数散層均一
に形成でき、溝型キャパシタセルにおけるα線によるソ
フトエラー耐性を高めるだけでな（、隣接する溝型キャ
パシタ間のリーフ電流を抑制できる効果が得られ、所望
の特性の半導体装置を提供することができ、歩留り向上
を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成断面図、第２図は
従来例を示す構成断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｐ一層
、３・・・・・・第１の溝部、４・・・・・・第２の溝
部、５・・・・・・フィールド酸化膜、６・・・・・・
ＣＶＤ酸化膜、７・・・・・・高濃度の砒素を含有する
酸化膜、８・・・・・・空洞部、９・・・・・・Ｎ＋型
型数散層１０・・・・・・キャパシタ酸化膜、１１・・
・・・・燐を含む多結晶シリコン膜、１２・・・・・・
第１のセルキャパシタ部、１３・・・・・・第２のセル
キャパシタ部、１４・・・・・・薄い熱酸化膜。 代理人の氏名　弁理士　中尾敏男　ほか１名宴よ 解　　ソ古 星　嶌ｎ 域　　　　　　　　ｔ＞（’）　　　代Ｌ″ｖ′）Ｃ″
−１

Claims (1)

【特許請求の範囲】
1. 　一導電型半導体基板内に深い溝を形成した後、前記溝
   の内面をアンモニアと過酸化水素との混合溶液で処理し
   、続いて前記溝の内面を希弗酸溶液で処理する工程と、
   この半導体基板を酸素雰囲気中で高温熱処理することに
   より、前記溝の内全面にわたって酸化膜を形成後、高濃
   度の砒素を含有するシラノール系溶液を前記半導体基板
   上に塗布し、さらに、低温で熱処理を施すことによって
   、前記溝の内全面に、砒素を含有する被膜を形成する工
   程と、高温熱処理により前記酸化膜を介して前記溝の内
   面に前記被膜からの砒素を拡散し、高濃度のＮ型拡散層
   を形成する工程とを具備したことを特徴とする半導体装
   置の製造方法。