JPS6298828A - 三値論理回路 - Google Patents
三値論理回路Info
- Publication number
- JPS6298828A JPS6298828A JP60238753A JP23875385A JPS6298828A JP S6298828 A JPS6298828 A JP S6298828A JP 60238753 A JP60238753 A JP 60238753A JP 23875385 A JP23875385 A JP 23875385A JP S6298828 A JPS6298828 A JP S6298828A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- output
- electric field
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、三値論理回路、特に、Ｃ−ＭＯ８三イ［〜論
理回路における出力オン抵抗の低域に関する４゜〔従来
の技術〕 第２図は従来のＣ−ＭＯ８三値論理回路であり、ハイレ
ベル出力用チャンネル型ＭＯ８電界効果トランジスタ１
とミドルレベル出力用Ｐチャンネル型ＭＯ８電界効果ト
ランジスタ２とローレベル出力用Ｎチャンネル型ＭＯ８
電界効果トランジスタｌとがそれぞれハイレベル用電源
ＶＤＤ□ ミドルレベル用電源ｖＤＤ２ ローレベル
用電源■３．と出力端子１２との間に接続されており、
また入力端子１０゜１１からの信号が直接又はナントゲ
ート７、インバータ８を通ってそれぞれのトランジスタ
のゲートに入力される。
理回路における出力オン抵抗の低域に関する４゜〔従来
の技術〕 第２図は従来のＣ−ＭＯ８三値論理回路であり、ハイレ
ベル出力用チャンネル型ＭＯ８電界効果トランジスタ１
とミドルレベル出力用Ｐチャンネル型ＭＯ８電界効果ト
ランジスタ２とローレベル出力用Ｎチャンネル型ＭＯ８
電界効果トランジスタｌとがそれぞれハイレベル用電源
ＶＤＤ□ ミドルレベル用電源ｖＤＤ２ ローレベル
用電源■３．と出力端子１２との間に接続されており、
また入力端子１０゜１１からの信号が直接又はナントゲ
ート７、インバータ８を通ってそれぞれのトランジスタ
のゲートに入力される。
１述した従来の三値論理回路は、ミドルレベル出力用Ｐ
チャンネル型ＭＯ８％界効果トランジスタに；−、バッ
クゲート電、圧としてＶＤＤＩが印加されているため、
バックゲート電圧が印加されていない場合よシも、同一
ゲート電圧Ｖ。３での出力オン抵抗が大きくなる。した
がって、低出力オン抵抗にするためには、このミドルレ
ベル出力用Ｐチャンネル型ＭＯ８電界効果トランジスタ
のディメンジョンを太きくしなければならないという欠
点がある。
チャンネル型ＭＯ８％界効果トランジスタに；−、バッ
クゲート電、圧としてＶＤＤＩが印加されているため、
バックゲート電圧が印加されていない場合よシも、同一
ゲート電圧Ｖ。３での出力オン抵抗が大きくなる。した
がって、低出力オン抵抗にするためには、このミドルレ
ベル出力用Ｐチャンネル型ＭＯ８電界効果トランジスタ
のディメンジョンを太きくしなければならないという欠
点がある。
本発明のＣ−ＭＯ８三値論理回路は、高電圧源と出力端
子間に接続されたＰチャンネル型電界効果トランジスタ
と、低電圧源と出力端子間に接続されたＮチャンネル型
電果効果トランジスタと、中間電圧源と出力端子間に接
続されたＮチャンネル型電界効果トランジスタと、中間
電圧源と出力端子との間に直列接続されたＰチャンネル
型およびＮチャンネル型電界効果トランジスタからなる
相補型ＭＯＳインバータ回路とを有し、中間電圧源と出
力端子に接続されたＮチャンネル型電界効果トランジス
タのバックゲートが相補型ＭＯＳインバーター回路の出
力に接続されたことを特徴とする。
子間に接続されたＰチャンネル型電界効果トランジスタ
と、低電圧源と出力端子間に接続されたＮチャンネル型
電果効果トランジスタと、中間電圧源と出力端子間に接
続されたＮチャンネル型電界効果トランジスタと、中間
電圧源と出力端子との間に直列接続されたＰチャンネル
型およびＮチャンネル型電界効果トランジスタからなる
相補型ＭＯＳインバータ回路とを有し、中間電圧源と出
力端子に接続されたＮチャンネル型電界効果トランジス
タのバックゲートが相補型ＭＯＳインバーター回路の出
力に接続されたことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例による回路図である。
Ｐチャンネル型ＭＯ８［界効果トランジスタ１はハイレ
ベル出力用、Ｎチャンネル型ＭＯ８電界効果トランジス
タ４はミドルレベル出力用、Ｎチャンネル型Ｍ０８電界
効果トランジスタ３はローレベル出力用である。又、中
間電圧源■ＤＤ□と出力端子１２との間に直列に接続さ
れたＰチャンネル型ＭＯ５ｉｌｌ界効果トランジスタ５
とＮチャンネル型ＭＯ８電界効果トランジスタ６で構成
されるインバータ１６は入力がローレベル出力用Ｎチャ
ンネルＭＯ８電界効果トランジスタのゲートに接続され
、出力がトランジスタ４のバックゲートに接続されてお
り、トランジスタ４のバックゲート電圧を制御するよう
になっている。
ベル出力用、Ｎチャンネル型ＭＯ８電界効果トランジス
タ４はミドルレベル出力用、Ｎチャンネル型Ｍ０８電界
効果トランジスタ３はローレベル出力用である。又、中
間電圧源■ＤＤ□と出力端子１２との間に直列に接続さ
れたＰチャンネル型ＭＯ５ｉｌｌ界効果トランジスタ５
とＮチャンネル型ＭＯ８電界効果トランジスタ６で構成
されるインバータ１６は入力がローレベル出力用Ｎチャ
ンネルＭＯ８電界効果トランジスタのゲートに接続され
、出力がトランジスタ４のバックゲートに接続されてお
り、トランジスタ４のバックゲート電圧を制御するよう
になっている。
今、出力がハイレベルまたは、ミドルレベルにある時、
ローレベル出力用トランジスタ３はオフしているのでイ
ンバーター１６０入力電圧はｖ３３チャン／ｒ−ル■ソ
ゴＯ≦ であり、インバータの出力電圧、すｄ）フモラ掲ｉ−ト
ランジスタ２のバックゲート電圧ハ■ＤＤ２ となり２
のバックゲート電圧はｖ、Ｓとなる。すなわち。
ローレベル出力用トランジスタ３はオフしているのでイ
ンバーター１６０入力電圧はｖ３３チャン／ｒ−ル■ソ
ゴＯ≦ であり、インバータの出力電圧、すｄ）フモラ掲ｉ−ト
ランジスタ２のバックゲート電圧ハ■ＤＤ２ となり２
のバックゲート電圧はｖ、Ｓとなる。すなわち。
ミドルレベル出力用トランジスタがオンしているとき、
そのバックゲートに印加される電圧ｖＤＤ２は、そのと
きの出力電圧ｖＤＤ２と同じであり、いわゆるバックゲ
ート’４圧が印加されていないのと同じ状態となる。
そのバックゲートに印加される電圧ｖＤＤ２は、そのと
きの出力電圧ｖＤＤ２と同じであり、いわゆるバックゲ
ート’４圧が印加されていないのと同じ状態となる。
以上説明したように本発明は、従来の三値出力回路のミ
ドルレベル出力用Ｐチャンネル型電界効果トランジスタ
ｔＮチャンネル型電界効果トランジスタとし、そのバッ
クゲートｘ圧全コントロールすることにより低出力オン
抵抗が得られ、従来と同一出力オン抵抗ケ得ることので
きるトランジスタのディメンジョンｒ小ざくすることが
できる効果かりる。
ドルレベル出力用Ｐチャンネル型電界効果トランジスタ
ｔＮチャンネル型電界効果トランジスタとし、そのバッ
クゲートｘ圧全コントロールすることにより低出力オン
抵抗が得られ、従来と同一出力オン抵抗ケ得ることので
きるトランジスタのディメンジョンｒ小ざくすることが
できる効果かりる。
第１図は本発明の一実施例によるＣ−ＭＯ８三値論理回
路の回路図、第２図は従来のＣ−ＭＯ８三値論理回路の
回路図である。 １．２．５・・・・・・Ｐチャンネル型Ｍ ＯＳ 電界
効果トランジスタ、３，４，６・・・・・・Ｎチャンネ
ル型ＭＯ８電界効果トランジスタ、７・・・・・・ナン
トゲート、８．９，１６・・・・・・インバーター、１
０・・・−・・入力端子１．１１・・・・・・入力端子
２．１２・・・・・・出力端子、１３・・・・・・高電
圧源（ｖＤＤｌ）、１４・・・・・・中間電圧源（ＶＤ
Ｄ２）、１５−・−−−−低電圧源（Ｖ８ｓ）。 代理人 弁堆士 内 原 ニー；−・５・乙、−
゛ ゛（・小・・
路の回路図、第２図は従来のＣ−ＭＯ８三値論理回路の
回路図である。 １．２．５・・・・・・Ｐチャンネル型Ｍ ＯＳ 電界
効果トランジスタ、３，４，６・・・・・・Ｎチャンネ
ル型ＭＯ８電界効果トランジスタ、７・・・・・・ナン
トゲート、８．９，１６・・・・・・インバーター、１
０・・・−・・入力端子１．１１・・・・・・入力端子
２．１２・・・・・・出力端子、１３・・・・・・高電
圧源（ｖＤＤｌ）、１４・・・・・・中間電圧源（ＶＤ
Ｄ２）、１５−・−−−−低電圧源（Ｖ８ｓ）。 代理人 弁堆士 内 原 ニー；−・５・乙、−
゛ ゛（・小・・
Claims (1)
- 高電圧源と出力端子間に接続されたＰチャンネル型電界
効果トランジスタと、低電圧源と前記出力端子間に接続
されたＮチャンネル型電界トランジスタと、中間電圧源
と前記出力端子間に接続されたＮチャンネル型電界効果
トランジスタと、前記中間電圧源と前記出力端子との間
に直列接続されたＰチャンネル型およびＮチャンネル型
電界効果トランジスタからなる相補型ＭＯＳインバータ
回路とを有し、前記中間電圧源と前記出力端子間に接続
された前記Ｎチャンネル型電界効果トランジスタのバッ
クゲートが前記相補型ＭＯＳインバーター回路の出力に
接続されたことを特徴とする三値論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238753A JPS6298828A (ja) | 1985-10-24 | 1985-10-24 | 三値論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238753A JPS6298828A (ja) | 1985-10-24 | 1985-10-24 | 三値論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6298828A true JPS6298828A (ja) | 1987-05-08 |
Family
ID=17034748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60238753A Pending JPS6298828A (ja) | 1985-10-24 | 1985-10-24 | 三値論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298828A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185923A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | 半導体集積回路 |
-
1985
- 1985-10-24 JP JP60238753A patent/JPS6298828A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185923A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0341740A2 (en) | Complementary output circuit for logic circuit | |
| JPS6298828A (ja) | 三値論理回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPH04269011A (ja) | レベルシフト回路 | |
| JPH02179121A (ja) | インバータ回路 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPH02170618A (ja) | 多ビット定電流出力回路を有する半導体集積回路 | |
| JPH06260927A (ja) | 相補型電界効果トランジスタ論理回路 | |
| JPS633513A (ja) | 論理回路 | |
| JPH04175010A (ja) | 出力バッファ回路 | |
| JPH06104732A (ja) | Ｉｃの出力回路 | |
| JPS63231278A (ja) | 相補型ｍｏｓトランジスタよりなるテスト回路 | |
| JPH0326105A (ja) | フリップフロップ回路 | |
| JPH02145018A (ja) | レベルシフト回路 | |
| JPS63132527A (ja) | Ｃｍｏｓ論理回路 | |
| JPS6284618A (ja) | 電圧レベル変換用回路装置 | |
| JPH07283717A (ja) | Ｃｍｏｓインバータ回路の貫通電流防止回路 | |
| JPS6119227A (ja) | Ｍｏｓ入力回路装置 | |
| JPH01162414A (ja) | 出力回路 | |
| JPH02174315A (ja) | アナログスイッチ回路及び楽音信号発生回路 | |
| KR0177755B1 (ko) | 3-스테이트 버퍼링 회로 | |
| SU725235A1 (ru) | Элемент с трем состо ни ми | |
| JPS63152220A (ja) | レベル変換回路 | |
| JPS6130347B2 (ja) |