JPS6295484A - 基線安定化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えば放射線検出器の検出信号等の増幅回路
における出力の基線安定化回路に関するものである。

（従来の技術） 例えば放射線計測に用いられる放射線検出器の検出信号
は一般に不規則な微小パルス信号より成るため、これを
増幅するに当って直流増幅器を用いるときは入力オフセ
ット電圧又は温度ドリフト等によって基線が変動し、場
合によっては電源電圧によって定まる電圧において出力
電圧が飽和し、何れの場合にも検出対象パルス信号の波
高値を正確に求めることが不可能となる。

増幅器として交流増幅器を用いるときは、交流増幅器の
特性として増幅出力の平均値が基線となるから、パルス
数が極めて少ない場合にはパルスの波高値をほぼ正確に
求め得るが、パルスの数が多くなるにしたがって基線が
変動下降し、パルスの波高値が正しい値よりも小となる
傾向が現れる。

放射線検出器の検出信号等を直流又は交流増幅器によっ
て増幅した場合における上記のような欠点を除くために
、例えば第９図に示すような基線安定化回路が提案実施
されている。

図において、ＴＩは被増幅信号の入力端子、ＡＩは演算
増幅器で、抵抗Ｒ１、Ｒ２及びＲ９を適当な値に選んで
増幅度をほぼ一定ならしめである。Ｃ４は結合コンデン
サ、ＴＯは出力端子、ＦＥＴは例えば電界効果トランジ
スタ等より成る常時閉成スイッチング素子、ＭＵＬはそ
の開閉制御回路で、例えば単安定マルチバイブレータ等
より成る。ＴＴＩはタイミングパルス信号の入力端子で
ある。

この回路を、例えば放射線検出器の検出信号の増幅に当
って増幅出力における基線の安定化に用いる場合には、
放射線検出器の検出信号を微分回路及び主増幅器（何れ
も図示していない）に加え、主増幅器において波形整形
、即ち、検出出力における検出対象パルス信号の時間幅
を適宜一定時間（例えば１ルｓｅｃ、乃至数ｇ　ｓｅｃ
、）に制限して、後続検出対象パルス信号が先行検出対
象パルス信号の立下り又は立上り部分に重畳することな
く、各検出対象パルス信号を分離し得るように波形整形
を行った後、入力端子ＴＩに加える。

放射線検出器の検出信号中に検出対象パルス信号が含ま
れていない間は演算増幅器Ａ１の出力側に設けた結合コ
ンデンサＣ４が常時閉成スイッチング素子ＦＥＴを介し
て接地状態に保たれ、出力端子ＴＯに出力が現れること
はない。

放射線検出器が検出対象パルス信号を検出すると、主増
幅器において波形整形された増幅出力が入力端子ＴＩに
加えられると共に、放射線検出器の検出特性によって定
まる検出対象パルス信号の極性に応じて検出対象パルス
信号の立上り又は立下りに同期した微分パルス信号が微
分回路から取り出され、入力端子ＴＴＩを介して単安定
マルチバイブレータＭＵＬに加えられる。

この微分パルス信号を受けて単安定マルチバイブレータ
ＭＵＬが発振し、その発振出力により電界効果トランジ
スタＦＥＴが開放して演算増幅器Ａ１の出力信号が結合
コンデンサＣ４及び出力端子ＴＯを介して取り出される
。

単安定マルチバイブレータＭＵＬの発振出力の時間幅、
したがって、又、電界効果トランジスタＦＥＴの開放時
間幅を、主増幅器における波形整形の際の制限時間幅に
一致せしめておけば、演算増幅器ＡＩの出力のうち、検
出対象パルス信号のみ出力端子ＴＯから取り出され、結
合コンデンサＣ４の静電容量を適当に選ぶことにより検
出対象パルス信号に重畳している雑音成分を除くことが
出来る。

検出対象パルス信号の消滅と同時に電界効果トランジス
タＦＥＴも亦閉成し、出力端子ＴＯの出力は零となる。

（発明が解決しようとする問題点） 第９図に示した従来の基線安定化回路においては、結合
コンデンサＣ４が演算増幅器Ａ１の負荷となって発振し
易いばかりでなく、出力端子Ｔｏに接続される負荷のイ
ンピーダンスが低い場合には、結合コンデンサＣ４を介
して取り出される検出対象パルス信号の波形が崩れて、
正しい波高値を求めることが出来ない。

又、検出対象パルス信号に比し雑音成分が比較的小なる
場合には、成る程度基線の安定効果を呈するが、検出対
象パルス信号に対して雑音成分が比較的大なる場合には
、基線の安定効果は殆ど認められない。

（問題点を解決するための手段、実施例）本発明は、上
記従来の欠点を除き、検出対象パルス信号の波高値に対
して比較的レベルの高い雑音成分が混入している場合に
も、検出対象パルス信号の正しい波高値を求め得る基線
安定化回路を実現することを目的とする。

第１図は、本発明の一実施例を示す図で、ＴＩは被増幅
信号の入力端子、Ａ１は演算増幅器で、抵抗Ｒ１及びＲ
２の値を適当に選んで増幅度をほぼ一定ならしめである
。ＴＯは出力端子、ＦＥＴは常時閉成スイッチング素子
で、例えば電界効果トランジスタより成る。ＭＵＬはそ
の開閉制御回路で、例えば単安定マルチバイブレータよ
り成る。Ａ２は演算増幅器で、抵抗Ｒ３、Ｒ４及びコン
デンサＣ１と共に電圧保持回路を形成する。ＴＴＩ　！
ｔタイミングパルス信号の入力端子である。

本発明回路においては、常時は電界効果トランジスタＦ
ＥＴが閉成状態に保たれ、演算増幅器Ａ２より成る電圧
保持回路の出力側Ａ点の電圧が演算増幅器Ａ１の反転入
力端子の電圧と等しく保たれる。

第９図に示した従来の回路と同様、例えば放射線検出器
で検出され、主増幅器及び微分回路に導入され、主増幅
器において波形整形された後、入力端子ＴＩに加えられ
る信号が、例えば第４図（イ）に示すような波形である
とすると、検出対象パルス信号が検出されない間は、入
力信号は演算増幅器Ａ１、電界効果トランジスタＦＥＴ
及び入力抵抗Ｒ３を介して演算増幅器Ａ２より成る電圧
保持回路に導入され、その出力電圧が演算増幅器ＡＩの
非反転入力端子に加えられて反転入力端子に加えられる
入力信号と差動的に合成され、出力端子ＴＯに出力が現
れることはない。

然しなから、放射線検出器から検出対象パルス信号が検
出されると、検出対象パルス信号の極性に応じてその立
上り又は立下りに同期した微分パルス信号（第４図、口
）が微分回路から送出され、入力端子ＴＴＩを介して単
安定マルチバイブレータＭＯＬに加えられてこれを発振
せしめる。単安定マルチバイブレータＭＵＬの発振出力
の時間幅を主増幅器において波形整形されたパルスの時
間幅に等しくなるように調整しておけば、電界効果トラ
ンジスタＦＥＴはこの時間幅の間だけ開放され（第４図
、ハ）、この開放中、電圧保持回路は電界効果トランジ
スタＦＥＴの開放直前の電圧をそのまま引続き保持する
（第４図、二）。

したがって、入力端子ＴＩを介して演算増幅器Ａｌの反
転入力端子に加えられた検出対象パルス信号に重畳して
いる雑音成分は、電圧保持回路の保持電圧と差動的に合
成され、雑音成分が除かれた検出対象パルス信号が出力
端子ＴＯから取り出される（第４図、ホ）。

尚、第４図（イ）乃至（ホ）の各横軸は時間Ｔ、各縦軸
は電圧Ｖである。

本実施例においては、電界効果トランジスタＦＥＴの開
放中に、雑音成分のレベルが大きく変動した場合には雑
音成分の補償が完全には行われず、検出対象パルス信号
の正しい波高値を求め得なくなるおそれがある。

これを波形図について説明すると、第５図（横軸及び縦
軸は、第４図と同じ）は、第４図における時刻ｔｌ乃至
ｔ２間を拡大した波形図で、（イ）は入力端子ＴＩを介
して演算増幅器Ａｌの反転入力端子に加えられた信号波
形、（ロ）は検出対象パルス信号と同期した微分パルス
信号波形、（ハ）は電界効果トランジスタＦＥＴの開閉
状態を示す波形、（ニ）は電圧保持回路の保持電圧波形
、（ホ）は出力端子ＴＯの出力電圧波形をそれぞれ示す
もので、各図から明らかなように、検出対象パルス信号
の検出時には電圧保持回路における保持電圧が一定であ
るに対して、雑音成分のレベルはこの間にも変動して居
り、したがって、電界効果トランジスタＦＥＴの開放直
前における保持電圧を以てしては、この雑音成分の変動
分の補償は不可能で、出力端子ＴＯから取り出される検
出対象パルス信号の波形は実際の波形と異なったものと
なり、正しい波高値を求めることが出来なくなるおそれ
がある。

第２図は、電界効果トランジスタＦＥＴの開放中におけ
る雑音成分のレベル変動分をも、完全に補償し得る本発
明回路の一例を示す図で、　Ｒ５及びＣ２は積分回路を
形成する抵抗及びコンデンサで、他の符号及び構成は第
１図と同様である。

第６図（横軸及び縦軸は第４図と同じ）は、作動説明の
ための波形図である。

前実施例の場合と同様に図には示していないが、例えば
放射線検出器の検出信号を主増幅器及び微分回路に加え
、主増幅器において前述と同様の波形整形を施した後、
入力端子ＴＩを介して演算増幅器Ａ１の反転入力端子に
加えると（第６図、イ）、その反転増幅出力は電界効果
トランジスタＦＥＴを介して演算増幅器Ａ２より成る電
圧保持回路に加えられる。

電圧保持回路の出力電圧は抵抗Ｒ５及びコンデンサＣ２
より成る積分回路を介して演算増幅器ＡＩの非反転入力
端子に加えられ、この端子電圧、即ち、抵抗Ｒ５とコン
デンサＣ２との接続点Ｃの電圧（第６図、ホ）が、演算
増幅器Ａ１の反転入力端子の電圧（第６図、イ）と等し
く保たれ、出力端子ＴＯの出力電圧が零となるように動
作する。

尚、第６図（ニ）は、電圧保持回路の出力側Ｂ点の電圧
波形で、０点の電圧波形の微分波形となる。

放射線検出器から検出対象パルス信号が送出されると、
その立上り又は立下りに同期した微分パルス信号（第６
図、口）が微分回路から送出され、タイミングパルス信
号の入力端子ＴＴＩを介して単安定マルチバイブレータ
ＭＯＬに加えられ、これを発振せしめて電界効果トラン
ジスタＦＥＴを一一定時間幅の間だけ開放しく第６図、
ハ）、電圧保持回路は電界効果トランジスタＦＥＴの開
放直前の電圧を保持すること前実施例と同様であるが、
本実施例においては、電圧保持回路の保持′【Ｖ、圧が
抵抗Ｒ５及びコンデンサＣ２より成る積分回路で積分さ
れて演算増幅器ＡＩの非反転入力端子に導入され、反転
入力端子に加えられる入力信号との差電圧、即ち、検出
対象パルス信号（第６図、へ）が出力端子ＴＯから取り
出される。

第３図も亦、本発明の他の実施例を示す図で、Ａ３は演
算増幅器で、抵抗Ｒ６、Ｒ７及びコンデンサＣ３と共に
積分回路を形成する。Ｒ８は入力抵抗、Ｒ９は演算抵抗
で、他の符号及び構成は第２図と同様である。

本実施例は、前実施例において抵抗Ｒ５及びコンデンサ
Ｃ２を以て形成した積分回路を、演算増幅器Ａ３、抵抗
Ｒ６、Ｒ７及びコンデンサＣ３より成る積分回路を以て
置換え、この積分回路の出力信号（入力信号と逆相）を
入力抵抗Ｒ８を介して演算増幅器Ａｌの反転入力端子に
加えるように構成した点が前実施例と異なるのみで、基
線安定作動は前実施例と同様である。

（発明の効果） 本発明回路は、出力インピーダンスを低くなし得るから
出力端子ＴＯに接続される負荷のインピーダンスが低い
場合にも検出対象パルス信号の波形が崩れるおそれなく
、又、従来の回路のように結合コンデンサが演算増幅器
Ａ１の負荷となって発振し易い等のおそれもなく、特に
、第２図及び第３図に示した実施例においては、電界効
果トランジスタより成る常時閉成スイッチング素子ＦＥ
Ｔの開放中に、雑音成分が大幅に変動した場合にも、そ
の補償をほぼ完全に行なうことが可能で、これを波形図
について説明すると、第７図（横軸及び縦軸は第４図と
同じ）は、第６図における時刻ｔｌ乃至１２間を時間的
に拡大した波形図で、（イ）は第２図及び第３図に示し
た本発明基線安定化回路における演算増幅器Ａ１の反転
入力端子に加えられる入力信号波形、（ロ）は入力端子
ＴＴＩに導入される微分パルス信号波形、（／＼）は電
界効果トランジスタより成る常時閉成スイッチング素子
ＦＥＴの開閉状態を示す波形、（ニ）は演算増幅器Ａ２
より成る電圧保持回路の出力側Ｂ点における電圧波形、
（ホ）は抵抗Ｒ５及びコンデンサＣ２の接続点Ｃにおけ
る電圧波形、（第３図における０点の波形はホの波形に
対して逆相となる）。

（へ）は出力端子ＴＯから取り出される検出対象パルス
信号波形である。

図に示したように、波形（ホ）は波形（ニ）の積分波形
であるから、第２図及び第３図に示した積分回路の時定
数を適当に選ぶことにより、電界効果トランジスタＦＥ
Ｔの開放中における０点の電圧変化率を、電界効果トラ
ンジスタＦＥＴの開放前における０点の電圧変化率とほ
ぼ同様に保ち、したがって、電界効果トランジスタＦＥ
Ｔの開放中における０点の電圧変化を雑音成分のレベル
変化とほぼ同様になし得るから、出力端子ＴＯから取り
出される検出対象パルス信号は雑音成分の影響を殆ど受
けていないものとなり、正確な波高値を求めることが出
来る。

本発明者等が試作回路について行った実験結果に基づい
て本発明回路の基線安定化に対する効果を説明すると、
第８図において、ＰＧはパルス発生器、ＮＧは雑音電圧
発生器、ＭＡは主増幅器、ＤＦは微分回路、ＢＬＲは基
線安定化回路、ＰＨＡはパルス波高分析器で、基線安定
化回路ＢＬＲを第１図及び第２図に示した実施例の回路
を以て各構成した場合における検出対象パルス信号の波
高値の変動分を測定した結果を次表に示した。

尚、上表は、雑音電圧発生器ＮＧにおいて２００Ｈｚ及
び１ｋＨｚの正弦波電圧を発生せしめると共に、発生電
圧を０．０１ＶからＩＯＶまで変化せしめ、検出対象パ
ルス信号としてパルス発生器ＰＣにおいて波高値１ｖの
パルス信号を発生せしめた場合のデータである。

上表から明らかなように、本発明基線安定化回路は、基
線の安定効果が極めて顕著である。

以上は、放射線検出器の検出信号の増幅回路における基
線の安定化に本発明を実施した場合について説明したが
、一般のパルス信号の増幅回路における基線の安定化に
用い得ること勿論である。

【図面の簡単な説明】

第１図乃至第３図は、本発明の一実施例を示す図、第４
図乃至第７図は、その作動説明のための波形図、第８図
は、本発明の詳細な説明するための図、第９図は、従来
の回路を示す図で、ＴＩ及びＴＴＩ　　：入力端子、Ａ
１乃至Ａ３：演算増幅器、Ｒ１乃至Ｒ９：抵抗、ＴＯ；
出力端子、ＦＥＴ　ニスイツチング素子、ＭＵＬ　：開
閉制御回路、引乃至Ｃ４：コンデンサ、ＰＧ：パルス発
生器、ＮＧ：雑音電圧発生器、ＭＡ：主増幅器、ＤＦ：
微分回路、ＢＬＲ：基線安定化回路、ＰＨＡ　：パルス
波高分析器である。

Claims (2)

【特許請求の範囲】
1. （１）検出対象パルス信号の時間幅を一定に制限する主
   増幅器出力の加えられる演算増幅器と、常時閉成スイッ
   チング素子を介して前記演算増幅器出力の導入される電
   圧保持回路と、この電圧保持回路の保持電圧を前記演算
   増幅器に負帰還せしめる回路と、前記検出対象パルス信
   号と同期する信号により駆動せしめられ、前記常時閉成
   スイッチング素子を検出対象パルス信号の時間幅だけ開
   放せしめる開閉制御回路とより成ることを特徴とする基
   線安定化回路。
2. （２）検出対象パルス信号の時間幅を一定に制限する主
   増幅器出力の加えられる演算増幅器と、常時閉成スイッ
   チング素子を介して前記演算増幅器出力の導入される電
   圧保持回路と、この電圧保持回路の保持電圧を積分して
   前記演算増幅器に負帰還せしめる積分回路と、前記検出
   対象パルス信号と同期する信号により駆動せしめられ、
   前記常時閉成スイッチング素子を検出対象パルス信号の
   時間幅だけ開放せしめる開閉制御回路とより成ることを
   特徴とする基線安定化回路。