JPS6295043A - 遠隔電源制御方式 - Google Patents
遠隔電源制御方式Info
- Publication number
- JPS6295043A JPS6295043A JP60234580A JP23458085A JPS6295043A JP S6295043 A JPS6295043 A JP S6295043A JP 60234580 A JP60234580 A JP 60234580A JP 23458085 A JP23458085 A JP 23458085A JP S6295043 A JPS6295043 A JP S6295043A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- power supply
- circuit
- power
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は遠隔電源制御方式に関し、特に一本の伝送路を
用いて複数の装置がデータ通信を行なう通信システムに
おける遠隔電源制御方式に関するものである。
用いて複数の装置がデータ通信を行なう通信システムに
おける遠隔電源制御方式に関するものである。
(従来の技術)
イーサネット(Ethernet)の用にC8MA(キ
ャリアセンスマルチプルアクセス)やCS MA/CD
(キャリアセンスマルチプルアクセス/コリジヨンディ
テクション)を用いたバス型のローカルエリアネットワ
ークにおいて、ネットワークに接続されている端末装置
の電源を他の端末装置の制御により電源オンとする方式
(遠隔電源制御方式)として従来は次の3つの方式が有
った。
ャリアセンスマルチプルアクセス)やCS MA/CD
(キャリアセンスマルチプルアクセス/コリジヨンディ
テクション)を用いたバス型のローカルエリアネットワ
ークにおいて、ネットワークに接続されている端末装置
の電源を他の端末装置の制御により電源オンとする方式
(遠隔電源制御方式)として従来は次の3つの方式が有
った。
第1の方式はネットワークの伝送路とは別の伝送路(別
線)により制御する方式で、このシステムの一例を第6
図(a)に示し、制御対象の端末装置の構成例を第6図
(b)に示す。
線)により制御する方式で、このシステムの一例を第6
図(a)に示し、制御対象の端末装置の構成例を第6図
(b)に示す。
制御を行なう端末装置(以下、制御局という)(001
)と制御局(001)により電源オンを制御される端末
装置(以下被制御局という)(002a〜002n)と
をネットワークの伝送路(003)とは別の伝送路(0
04a〜004n)により1対1に接続し、この別線を
用いて被制御局の電源オンを制御する。この方式では第
6図(b)に示す様に被制御局(002)の電源制御機
構(010)は制御局(ool)からの電源オン指示を
認識できる簡単な受信回路(Oll)(例えば、別線上
の信号の有無のみを判定する回路)と被制御局本体(0
20)の電源(020)を制御する簡単な駆動回路(0
12)(例えばリレー回路)及び′a源制御機構自体の
電源(013)より構成され非常に簡易に実現できる。
)と制御局(001)により電源オンを制御される端末
装置(以下被制御局という)(002a〜002n)と
をネットワークの伝送路(003)とは別の伝送路(0
04a〜004n)により1対1に接続し、この別線を
用いて被制御局の電源オンを制御する。この方式では第
6図(b)に示す様に被制御局(002)の電源制御機
構(010)は制御局(ool)からの電源オン指示を
認識できる簡単な受信回路(Oll)(例えば、別線上
の信号の有無のみを判定する回路)と被制御局本体(0
20)の電源(020)を制御する簡単な駆動回路(0
12)(例えばリレー回路)及び′a源制御機構自体の
電源(013)より構成され非常に簡易に実現できる。
第2の方式はネッ1へワークの伝送路(103)を経由
した電文により制御する方式で、そのシステムの例を第
7図(a)に示し、被制御局の構成例を第7図(b)に
示す。電源制御機構(110)は受信回晃(111)、
制御部(114) 、電源駆動回路(112)及び電源
(113)より構成される。
した電文により制御する方式で、そのシステムの例を第
7図(a)に示し、被制御局の構成例を第7図(b)に
示す。電源制御機構(110)は受信回晃(111)、
制御部(114) 、電源駆動回路(112)及び電源
(113)より構成される。
制御局(101)からの電源オン指示はネットワークの
伝送路(103)を経由した電文により被制御局(]、
02a〜102n)の電源制御機構(110)へ与えら
れる。
伝送路(103)を経由した電文により被制御局(]、
02a〜102n)の電源制御機構(110)へ与えら
れる。
電源制御機構(110)は受信回路(111)で受信し
た電文を制御部(114)により判断し、電源オン指示
の場合は電源駆動回路(112)を通して本体の電源(
120)をオンとする。
た電文を制御部(114)により判断し、電源オン指示
の場合は電源駆動回路(112)を通して本体の電源(
120)をオンとする。
第3の方式は第2の方式と同様にネットワークの伝送路
を経由した電文により制御する方式であるが被制御局本
体と電源制御機構とがネノ1−ワークのインタフェース
回路を共有化する方式である。
を経由した電文により制御する方式であるが被制御局本
体と電源制御機構とがネノ1−ワークのインタフェース
回路を共有化する方式である。
この方式のシステム例を第8図(a)に示し、被制御局
の構成例を第8図(b)に示す。電源制御機構(210
)は受信回路(211)、制御部(214) 、電源駆
動回路(212)及び電源(213)から構成される。
の構成例を第8図(b)に示す。電源制御機構(210
)は受信回路(211)、制御部(214) 、電源駆
動回路(212)及び電源(213)から構成される。
制御局(201)からの電源オン指示はネットワークの
伝送路(203)を経由した電文により被制御局(20
2a〜202n)の電源制御機構(210)へ与えられ
る。
伝送路(203)を経由した電文により被制御局(20
2a〜202n)の電源制御機構(210)へ与えられ
る。
電源制御機構(210)は受信回路(2i1)で受信し
た電文を制御部(214)により判断し、電源オン指示
の場合は電源駆動回路(21,2)を通して本体の電源
(220)をオンとする。更に、被制御局本体(205
)の電源(220)がオンの時には受信回路(211)
と制御部(214)はインタフェース(221)を通し
て本体に接続され本体からの指示によりネットワークへ
の電文の送受信を行なう。
た電文を制御部(214)により判断し、電源オン指示
の場合は電源駆動回路(21,2)を通して本体の電源
(220)をオンとする。更に、被制御局本体(205
)の電源(220)がオンの時には受信回路(211)
と制御部(214)はインタフェース(221)を通し
て本体に接続され本体からの指示によりネットワークへ
の電文の送受信を行なう。
(発明が解決しようとする問題点)
しかしながら、前記構成の方式では次のような問題点が
あった。
あった。
第1の別線による方式では、別線を敷設する必要があり
、その工事費用がかかると共に配線の本数が増し複雑と
なる。
、その工事費用がかかると共に配線の本数が増し複雑と
なる。
第2のネットワークを経由した電文によって制御する方
式では、電源制御機構は被制御局本体とほぼ同等のネッ
トワークインタフェース(受信回路と受信データを解読
する制御部)を持つ必要があり、価格的に不利である。
式では、電源制御機構は被制御局本体とほぼ同等のネッ
トワークインタフェース(受信回路と受信データを解読
する制御部)を持つ必要があり、価格的に不利である。
第3の被制御局本体と電源制御機構がネットワークイン
タフェースを共有化する方式では本体とのインタフェー
ス回路が複雑となる。
タフェースを共有化する方式では本体とのインタフェー
ス回路が複雑となる。
本発明は以上述べた従来方式の欠点を除去し。
簡易で低価格な電源制御機構を実現することが可能な遠
隔電源制御方式を提供するものである。
隔電源制御方式を提供するものである。
(問題点を解決するための手段)
本発明は前記問題点を解決するために、一本の伝送路に
接続された複数の端末装置の間でデータ通信を行なう通
信システムにおいて、前記伝送路」二の信号の有無を判
断する受信回路と、電源がオフされてから所定の時間を
計数するタイマ回路と、眞記受信回路及びタイマ回路の
出力信号に基づいて電源をオンとする電源駆動回路とを
前記端末装置に設け、前記端末装置の電源がオフされて
から前記所定の時間後、伝送路上に信号が現われたとき
前記電源をオンとするものである。
接続された複数の端末装置の間でデータ通信を行なう通
信システムにおいて、前記伝送路」二の信号の有無を判
断する受信回路と、電源がオフされてから所定の時間を
計数するタイマ回路と、眞記受信回路及びタイマ回路の
出力信号に基づいて電源をオンとする電源駆動回路とを
前記端末装置に設け、前記端末装置の電源がオフされて
から前記所定の時間後、伝送路上に信号が現われたとき
前記電源をオンとするものである。
(作用)
本発明によれば以上のように遠隔電源制御方式を構成し
たので、技術的手段は次のように作用する。受信回路は
伝送路上に信号が現われると、信号の有りを示す信号、
例えば1′″を電源駆動回路に出力し、タイマ回路は電
源の長い(所定の時間以上)オフ状態では例えばit
1 uを出力している。
たので、技術的手段は次のように作用する。受信回路は
伝送路上に信号が現われると、信号の有りを示す信号、
例えば1′″を電源駆動回路に出力し、タイマ回路は電
源の長い(所定の時間以上)オフ状態では例えばit
1 uを出力している。
電源駆動回路は受信回路及びタイマ回路の出力信号に基
づいて、例えば論理積を取ることにより、電源をオンす
るように働きデータ通信可能状態となる。電源がオフさ
れると、タイマ回路は、例えばリセットされ所定の時間
計数するように働く。
づいて、例えば論理積を取ることにより、電源をオンす
るように働きデータ通信可能状態となる。電源がオフさ
れると、タイマ回路は、例えばリセットされ所定の時間
計数するように働く。
計数の間は110 IIが出力されるので、電源駆動回
路は電源をオフの状態に保持するように働く。所定の時
間計数後、タイマ回路はrt 1 uを出力するように
働き、伝送路上に信号が現われた場合には電源駆動回路
は電源をオンとするように働く。このように、簡単な構
成で電源を制御できるので、前記従来技術の問題点が解
決できるのである。
路は電源をオフの状態に保持するように働く。所定の時
間計数後、タイマ回路はrt 1 uを出力するように
働き、伝送路上に信号が現われた場合には電源駆動回路
は電源をオンとするように働く。このように、簡単な構
成で電源を制御できるので、前記従来技術の問題点が解
決できるのである。
(実施例)
第1図は本発明の第1の実施例を示すブロック図であっ
て、1本のネットワークの伝送路に接続される被制御局
の構成を示すものである。被制御局(302)は被制御
局本体(305)と本体(305)内の電源(320)
を制御する電源制御機構とから構成される。電源制御機
構(310)はネットワークの伝送路(303)の信号
の有無を検出する受信回路(311)、受信回路の出力
をマスクするアンドゲート(315)、アン1へゲート
(315)の出力により被制御局(305)の本体電源
(320)を駆動する電源駆動回路(312)及びアン
ドゲート(315)にマスクタイミングを与えるタイマ
回路(316)及び電源制御機構用の電源(313)よ
り構成される。
て、1本のネットワークの伝送路に接続される被制御局
の構成を示すものである。被制御局(302)は被制御
局本体(305)と本体(305)内の電源(320)
を制御する電源制御機構とから構成される。電源制御機
構(310)はネットワークの伝送路(303)の信号
の有無を検出する受信回路(311)、受信回路の出力
をマスクするアンドゲート(315)、アン1へゲート
(315)の出力により被制御局(305)の本体電源
(320)を駆動する電源駆動回路(312)及びアン
ドゲート(315)にマスクタイミングを与えるタイマ
回路(316)及び電源制御機構用の電源(313)よ
り構成される。
ネットワークの伝送路(303)上に任意の電文が流れ
ると受信回路(311)は信号の存在を検出しアンドゲ
ート(315)へ信号11117を送出する。タイマ回
路(316)が所定の時間(詳細は後述する)の計数を
完了していればその出力は111. uとなっておりア
ンドゲート(315)の出力は“1 uとなる。これに
より電源駆動回路(312)が能動化され、被制御局本
体(305)の電源(320)がオンとなる。
ると受信回路(311)は信号の存在を検出しアンドゲ
ート(315)へ信号11117を送出する。タイマ回
路(316)が所定の時間(詳細は後述する)の計数を
完了していればその出力は111. uとなっておりア
ンドゲート(315)の出力は“1 uとなる。これに
より電源駆動回路(312)が能動化され、被制御局本
体(305)の電源(320)がオンとなる。
その後、被制御局本体(305)からの指示等により被
制御局本体電源(320)がオフされるとタイマ回路(
316)はリセットされ、その出力が110 IIにな
ると共に計数を開始する。タイマ回路が計数中の間は受
信回路(311)がネットワーク上の電文を検出しても
その出力信号はアンドゲート(315)によりマスクさ
れるため電源駆動回路(312)は動作せず従って被制
御局本体電源(320)はオフのままである。
制御局本体電源(320)がオフされるとタイマ回路(
316)はリセットされ、その出力が110 IIにな
ると共に計数を開始する。タイマ回路が計数中の間は受
信回路(311)がネットワーク上の電文を検出しても
その出力信号はアンドゲート(315)によりマスクさ
れるため電源駆動回路(312)は動作せず従って被制
御局本体電源(320)はオフのままである。
次に、第1の実施例の被制御局を第2図のシステムに適
用した場合の動作を説明する。第2図は1本のネットワ
ークの伝送路(303)に制御局(3(H)と3台の被
制御局A −C(302a 〜302b)とを接続した
システム構成例である。第3図はこのシステムにおける
被制御局の電源制御を示すタイムチャー1〜であり、被
制御局A−Cがすべて電源オフ状態にあった時に被制御
局B、Cの電源をオンとする場合を示している(ここで
、電源とは本体の電源320を意味する)。第3図に示
す■から■までの順に電源制御動作を説明する。
用した場合の動作を説明する。第2図は1本のネットワ
ークの伝送路(303)に制御局(3(H)と3台の被
制御局A −C(302a 〜302b)とを接続した
システム構成例である。第3図はこのシステムにおける
被制御局の電源制御を示すタイムチャー1〜であり、被
制御局A−Cがすべて電源オフ状態にあった時に被制御
局B、Cの電源をオンとする場合を示している(ここで
、電源とは本体の電源320を意味する)。第3図に示
す■から■までの順に電源制御動作を説明する。
■制御局(301)はネットワークの伝送路(303)
に任意の電文を送出する。この電文の信号により被制御
、’ii5 A 、 B 、 C(302a〜302c
)は前述の手順により電源オンとなる。
に任意の電文を送出する。この電文の信号により被制御
、’ii5 A 、 B 、 C(302a〜302c
)は前述の手順により電源オンとなる。
■電源オンとなった被制御局A 、 B 、 C(30
2a〜302c)は電源オンとなった旨を制御局(30
1)へ通知する。この通信は各被制御局の本体(305
)にて行なわれる。
2a〜302c)は電源オンとなった旨を制御局(30
1)へ通知する。この通信は各被制御局の本体(305
)にて行なわれる。
■制御局(301)は電源オンになる必要のない被制御
局(本例では被制御局A302a)に対して電源オフ指
示を与える。
局(本例では被制御局A302a)に対して電源オフ指
示を与える。
■電源オフ指示により被制御局A(302a)は電源オ
フとなると共にタイマ回路(316)はリセットされ計
数を開始する。
フとなると共にタイマ回路(316)はリセットされ計
数を開始する。
■制御局(301)及び被制御局B 、 C(302b
、302c)が通信を行なう。被制御局A(302a)
はタイマ回路(316)が計数中のため伝送路(303
)上の信号の有無にかかわらず電源オフ状態を維持する
。
、302c)が通信を行なう。被制御局A(302a)
はタイマ回路(316)が計数中のため伝送路(303
)上の信号の有無にかかわらず電源オフ状態を維持する
。
■被制御局A (302a)のタイマ回路(316)が
計数を完了し、伝送路(303)上に何らかの電文の信
号が現われると被制御局A(302a)は電源オンとな
る。
計数を完了し、伝送路(303)上に何らかの電文の信
号が現われると被制御局A(302a)は電源オンとな
る。
■被制御局A (302a)は電源オンを制御局(30
1)へ通知する。
1)へ通知する。
以下■〜■の動作が繰り一返される。
タイマ回路(316)の計数時間(第3図に示すT)は
、次の条件により設定された固定値である。
、次の条件により設定された固定値である。
(1)被制御局を電源オンとする要求が発生してから実
際にその被制御局が電源オンとなるまでの時間差に対す
るシステムの許容値、すなわち、制御局が被制御局を電
源オンするためネットワークの伝送路上に何らかの電文
を送出したとしても被制御局はタイマ回路(316)の
計数時間(T)の間はそれを無視するため電源オンとな
るのは最大1時間後となる。この遅延がシステムに悪影
響を与えないことが必要である。
際にその被制御局が電源オンとなるまでの時間差に対す
るシステムの許容値、すなわち、制御局が被制御局を電
源オンするためネットワークの伝送路上に何らかの電文
を送出したとしても被制御局はタイマ回路(316)の
計数時間(T)の間はそれを無視するため電源オンとな
るのは最大1時間後となる。この遅延がシステムに悪影
響を与えないことが必要である。
(2)電源オン通知と電源オフ指示の通信がネットワー
クの伝送路と制御局の能力に対して過大な負荷とならな
いこと。
クの伝送路と制御局の能力に対して過大な負荷とならな
いこと。
なおシステムによっては電源オンの要求の発生頻度が時
刻により異なり(1)の時間差の許容値が特定できない
場合や一時的にネットワークに電文が集中しある時間帯
に限り、(2)の通信が伝送路や制御局の負荷となる場
合がある。この様なシステムにおいてはすべての時刻に
おいて(1)、 (2)の条件を満足するタイマ回路の
計数値を特定することができない。
刻により異なり(1)の時間差の許容値が特定できない
場合や一時的にネットワークに電文が集中しある時間帯
に限り、(2)の通信が伝送路や制御局の負荷となる場
合がある。この様なシステムにおいてはすべての時刻に
おいて(1)、 (2)の条件を満足するタイマ回路の
計数値を特定することができない。
このような場合に対して、被制御局の本体がタイマ回路
に任意に計数時間をセットすることにより対処すること
が可能な第2の実施例を第4図に示す。被制御局(40
2)は第1図と同様に被制御局本体(405)上本体(
405)内の電rX(420)を制御する電源制御機構
(410)とから構成される。電源制御機構(410)
は第1図と同様に受信回路(411)、アンドゲート(
415)、電源駆動回路(412)、タイマ回路(41
6)及び電源(413)から構成される。これらの回路
はタイマ回路(416)を除いて第1図の同名の回路と
同一である。タイマ回路(416)は第1図のタイマ回
路(316)の機能に加えて、被制御局本体(405)
内CP U (406)により制御される。
に任意に計数時間をセットすることにより対処すること
が可能な第2の実施例を第4図に示す。被制御局(40
2)は第1図と同様に被制御局本体(405)上本体(
405)内の電rX(420)を制御する電源制御機構
(410)とから構成される。電源制御機構(410)
は第1図と同様に受信回路(411)、アンドゲート(
415)、電源駆動回路(412)、タイマ回路(41
6)及び電源(413)から構成される。これらの回路
はタイマ回路(416)を除いて第1図の同名の回路と
同一である。タイマ回路(416)は第1図のタイマ回
路(316)の機能に加えて、被制御局本体(405)
内CP U (406)により制御される。
被制御部本体(405)中のCP U (421)は制
御局からの指示等により適当な計数値をバス(417)
を経由してタイマ回路(416)にセットした後に本体
の電源(420)を電源オフとする。その他の動作は前
述の第1の実施例と同様である。
御局からの指示等により適当な計数値をバス(417)
を経由してタイマ回路(416)にセットした後に本体
の電源(420)を電源オフとする。その他の動作は前
述の第1の実施例と同様である。
第5図は被制御部本体の受信回路と電源制御機構の受信
回路を共有化した第3の実施例であり、イーサネット(
Ethernet)システムでの例を示している。イー
サネットではネットワークの伝送路(303)と被制御
局(502)はトランシーバ(506)を介して電文の
授受が行なわれる。被制御局(502)は第1図と同様
に被制御局本体(505)と本体(505)内の電源(
520)を制御する電源制御機構(510)とから構成
され、トランシーバインタフェース(507) 。
回路を共有化した第3の実施例であり、イーサネット(
Ethernet)システムでの例を示している。イー
サネットではネットワークの伝送路(303)と被制御
局(502)はトランシーバ(506)を介して電文の
授受が行なわれる。被制御局(502)は第1図と同様
に被制御局本体(505)と本体(505)内の電源(
520)を制御する電源制御機構(510)とから構成
され、トランシーバインタフェース(507) 。
アンドゲート(515) 、タイマ回路(516) 、
電源駆動回路(512)及び電源(513)から構成さ
れる。トランシーバインタフェース(507)以外は第
1図の同名の回路と同一である。トランシーバインタフ
ェース(507)は信号の電気的レベル変換や送受信の
制御を行なう回路で、インテル社の82501やAMD
社(アドバンスト マイクロ デバイス社)ノAM79
91等のICが使用される。このトランシーバインタフ
ェース(507)では被制御局本体(SOS)内のCP
’U (521) 、通信制御部(522)からの送信
信号をトランシーバ(506)を介して伝送路(303
)に送信すると共に、伝送路(303)からの受信信号
をトランシーバ(506)を介して受信して通信制御部
(522)、 CP U (521)へ転送する。また
、トランシーバインタフェース(507)はトランシー
バ(506)がらの受信イネーブル信号(50g) (
伝送路(303)から電文を受信中にオンとなる信号)
をアンドゲート(515)に出力する。アンドゲート(
515)でこの信号とタイマ回路(516)の出力信号
との論理積が取られ、電源駆動回路(512)により本
体の電源(520)がオンとなる。
電源駆動回路(512)及び電源(513)から構成さ
れる。トランシーバインタフェース(507)以外は第
1図の同名の回路と同一である。トランシーバインタフ
ェース(507)は信号の電気的レベル変換や送受信の
制御を行なう回路で、インテル社の82501やAMD
社(アドバンスト マイクロ デバイス社)ノAM79
91等のICが使用される。このトランシーバインタフ
ェース(507)では被制御局本体(SOS)内のCP
’U (521) 、通信制御部(522)からの送信
信号をトランシーバ(506)を介して伝送路(303
)に送信すると共に、伝送路(303)からの受信信号
をトランシーバ(506)を介して受信して通信制御部
(522)、 CP U (521)へ転送する。また
、トランシーバインタフェース(507)はトランシー
バ(506)がらの受信イネーブル信号(50g) (
伝送路(303)から電文を受信中にオンとなる信号)
をアンドゲート(515)に出力する。アンドゲート(
515)でこの信号とタイマ回路(516)の出力信号
との論理積が取られ、電源駆動回路(512)により本
体の電源(520)がオンとなる。
以上のように、本実施例によれば、ネットワークの伝送
路上の信号の有無により被制御局の電源を制御するので
電源制御機構を非常に簡単な構造で実現できる。更に本
方式の特色はネットワークの伝送路上の信号の有無を判
断することであり、ネットワークの形態(トポロジー)
に依存するものではない。従って、前述の説明ではバス
型のネットワークについて説明したがループ型(リング
型)のネットワークにも適用可能である。
路上の信号の有無により被制御局の電源を制御するので
電源制御機構を非常に簡単な構造で実現できる。更に本
方式の特色はネットワークの伝送路上の信号の有無を判
断することであり、ネットワークの形態(トポロジー)
に依存するものではない。従って、前述の説明ではバス
型のネットワークについて説明したがループ型(リング
型)のネットワークにも適用可能である。
(発明の効果)
以上説明したように本発明によれば、電源がオフされて
から所定の時間後、伝送路上の信号の有無により電源の
オンを制御するようにしたので、端末装置の電源制御機
構を非常に簡単な構造で安価に実現することができる。
から所定の時間後、伝送路上の信号の有無により電源の
オンを制御するようにしたので、端末装置の電源制御機
構を非常に簡単な構造で安価に実現することができる。
第1図は本発明の第1の実施例を示すブロック図、第2
図は本発明を適用するシステムの構成図、第3図は第1
の実施例のタイムチャート、第4図は本発明の第2の実
施例を示すブロック図、第5図は本発明の第3の実施例
を示すブロック図、第6図乃至第8図は従来の方式を説
明するブロック図である。 301・・・制御局、 302,402,502
・・・被制御局、303・伝送路、 305,40
5,505・・・被制御局本体、310.410,51
0・・・電源制御機構、311.4]、1・・・・・・
・・・受信回路、312.412,512・・・電源駆
動回路。 313.413,513・・電源制御機構の電源、31
5.415,515・・・アンドゲート、316.41
6,516・・・タイマ回路、320.420,520
・・・本体の電源、421.521・・・・・・−・C
PtJ、 506・・・トランシーバ、507・・
・・・・・・・・・・・トランシーバインタフェース、
522・・・・・・・・・・・・・・通信制御部。 第1図 303伝道路 第4図 第5図 (a) (b) 従来0)第1の方式の才鳶成図 第6図 (b) 従来の第2の方式の、111成区 第7図
図は本発明を適用するシステムの構成図、第3図は第1
の実施例のタイムチャート、第4図は本発明の第2の実
施例を示すブロック図、第5図は本発明の第3の実施例
を示すブロック図、第6図乃至第8図は従来の方式を説
明するブロック図である。 301・・・制御局、 302,402,502
・・・被制御局、303・伝送路、 305,40
5,505・・・被制御局本体、310.410,51
0・・・電源制御機構、311.4]、1・・・・・・
・・・受信回路、312.412,512・・・電源駆
動回路。 313.413,513・・電源制御機構の電源、31
5.415,515・・・アンドゲート、316.41
6,516・・・タイマ回路、320.420,520
・・・本体の電源、421.521・・・・・・−・C
PtJ、 506・・・トランシーバ、507・・
・・・・・・・・・・・トランシーバインタフェース、
522・・・・・・・・・・・・・・通信制御部。 第1図 303伝道路 第4図 第5図 (a) (b) 従来0)第1の方式の才鳶成図 第6図 (b) 従来の第2の方式の、111成区 第7図
Claims (1)
- 【特許請求の範囲】 一本の伝送路に接続された複数の端末装置の間でデータ
通信を行なう通信システムにおいて、前記伝送路上の信
号の有無を判断する受信回路と、 電源がオフされてから所定の時間を計数するタイマ回路
と、 前記受信回路及びタイマ回路の出力信号に基づいて電源
をオンとする電源駆動回路とを前記端末装置に設け、 前記端末装置の電源がオフされてから前記所定の時間後
、伝送路上に信号が現われたとき前記電源をオンとする
ことを特徴とする遠隔電源制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234580A JPS6295043A (ja) | 1985-10-22 | 1985-10-22 | 遠隔電源制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234580A JPS6295043A (ja) | 1985-10-22 | 1985-10-22 | 遠隔電源制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6295043A true JPS6295043A (ja) | 1987-05-01 |
Family
ID=16973241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60234580A Pending JPS6295043A (ja) | 1985-10-22 | 1985-10-22 | 遠隔電源制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6295043A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0614025A (ja) * | 1992-06-29 | 1994-01-21 | Sharp Corp | Lanシステム |
-
1985
- 1985-10-22 JP JP60234580A patent/JPS6295043A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0614025A (ja) * | 1992-06-29 | 1994-01-21 | Sharp Corp | Lanシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6236413B2 (ja) | ||
JPS6295043A (ja) | 遠隔電源制御方式 | |
JPH09284287A (ja) | ネットワークシステム | |
JPS60171849A (ja) | デ−タ流量制御方式 | |
JPS62114351A (ja) | 遠隔電源制御方式 | |
KR100433761B1 (ko) | 전이중 패스트 이더넷 방식과 토큰 링 매체 제어 방식을링형의 통신망에 적용하여 설계하는 방법 | |
JPS62168441A (ja) | 自立形伝送制御装置 | |
JP3056911B2 (ja) | 自動検針用無線システム | |
JPS58154026A (ja) | 情報処理装置のエラ−処理方式 | |
JPS58141057A (ja) | ル−プ網伝送装置 | |
JPS62171349A (ja) | 通信制御装置 | |
JP2685313B2 (ja) | 網制御装置 | |
JPS59198062A (ja) | リモ−ト・タイプライタ−制御方式 | |
JP2747475B2 (ja) | 送受信回路監視方式 | |
JPH10324246A (ja) | 親子式伝送方式 | |
JP3232353B2 (ja) | 中継線装置 | |
JPH03250938A (ja) | ポーリング制御方式 | |
JPS593641Y2 (ja) | デ−タ伝送装置 | |
JPS63202154A (ja) | シリアル通信方式 | |
JPH01311792A (ja) | 遠隔監視制御方式 | |
JPS5850467B2 (ja) | ル−プ通信システム | |
JPS6210942A (ja) | 配電線搬送方式 | |
JPS62109454A (ja) | 遠隔リセツト装置 | |
JPS62287722A (ja) | 電力線通信制御装置 | |
JPS6374239A (ja) | デ−タ伝送装置 |