JPS6292551A - 通信制御方式 - Google Patents
通信制御方式Info
- Publication number
- JPS6292551A JPS6292551A JP60231769A JP23176985A JPS6292551A JP S6292551 A JPS6292551 A JP S6292551A JP 60231769 A JP60231769 A JP 60231769A JP 23176985 A JP23176985 A JP 23176985A JP S6292551 A JPS6292551 A JP S6292551A
- Authority
- JP
- Japan
- Prior art keywords
- modem
- data
- signal
- power source
- electric power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はモデムの電源断による先入れ先出しメモリ （
ＦＩＦＯメそり）のデータ転送停止を防止する通信制御
方式を提供するもので、 モデムの電源断を検出する手段と、電源断を検出したと
き自己の状態をレディ状態に設定する手段とをラインア
ダプタに設けたものである。
ＦＩＦＯメそり）のデータ転送停止を防止する通信制御
方式を提供するもので、 モデムの電源断を検出する手段と、電源断を検出したと
き自己の状態をレディ状態に設定する手段とをラインア
ダプタに設けたものである。
本発明は通信制御方式の改良に関する。
近年、オンライン端末等の取引装置を窓口に配置し、そ
の装置をセンターと接続して取引を遂行するシステムが
普及している。
の装置をセンターと接続して取引を遂行するシステムが
普及している。
このセンターとそれぞれのオンライン端末とは通信１ｈ
制御装置を介して接続されるが、端末装置では、モデム
とか、Ｉ１０ボート等その距離に対応した手段で通信制
御装置に接続され、またセンタ側では複数の端末に対し
てこの通信制御装置により順次端末装置を選択して通信
を行っている。
制御装置を介して接続されるが、端末装置では、モデム
とか、Ｉ１０ボート等その距離に対応した手段で通信制
御装置に接続され、またセンタ側では複数の端末に対し
てこの通信制御装置により順次端末装置を選択して通信
を行っている。
上記通信制御装置における簡易な通信制御方式として、
ＦＩＦＯメそりに送信データを格納し、モデム等との・
インタフェースを持つラインアダプタにその出力データ
を分配して送信せしめる方式即ち、送信データを発生順
に、ラインアダプタのアドレスとともにＦｆＦＯメそり
に格納し、該当のラインアダプタが受信可（レディ）状
態のときに先入れ先出し方式で分配するものである。
ＦＩＦＯメそりに送信データを格納し、モデム等との・
インタフェースを持つラインアダプタにその出力データ
を分配して送信せしめる方式即ち、送信データを発生順
に、ラインアダプタのアドレスとともにＦｆＦＯメそり
に格納し、該当のラインアダプタが受信可（レディ）状
態のときに先入れ先出し方式で分配するものである。
一方ラインアダプタは、モデムの送出する同期信号ＳＴ
２に基づいて、前記送信データをモデムに送出するとと
もに、レディ状態に設定して次の送信データを受信する
。
２に基づいて、前記送信データをモデムに送出するとと
もに、レディ状態に設定して次の送信データを受信する
。
このためモデムが電源オフ、従ってＳｒ１がオフとなる
と、ＦＩＦＯメモリのデータが転送できず、他のライン
アダプタに対するデータ転送も停止するという問題点が
発生する。
と、ＦＩＦＯメモリのデータが転送できず、他のライン
アダプタに対するデータ転送も停止するという問題点が
発生する。
このため上記問題点を解決する通信制御方式が求められ
ている。
ている。
従来例を第３図を参照しつつ説明する。
第３図に示す従来の通信制御装置・ブロック図に従い、
上記問題点の詳細を説明する。
上記問題点の詳細を説明する。
第３図は送信部分のみ示したもので、１はＦＩＦＯメモ
リ２を備え、処理装置よりデータを受取りラインアダプ
タＡ、ＢにＦＩＦＯメモリ２の出力データを分配する通
信チャンネル部、Ａ、Ｂはそれぞれの端末に通信するた
めのラインアダプタで、モデムまたは直接Ｉ１０に接続
されるものである。
リ２を備え、処理装置よりデータを受取りラインアダプ
タＡ、ＢにＦＩＦＯメモリ２の出力データを分配する通
信チャンネル部、Ａ、Ｂはそれぞれの端末に通信するた
めのラインアダプタで、モデムまたは直接Ｉ１０に接続
されるものである。
上記通信制御装置の送信動作を以下説明する。
端末に送信するデータが発生したとき、中央処理装置Ｃ
ＰＵ５はそのデータを、ラインアダプタのアドレスとと
もにメモリ６に格納し、通信チャンスル部１に通知する
。
ＰＵ５はそのデータを、ラインアダプタのアドレスとと
もにメモリ６に格納し、通信チャンスル部１に通知する
。
通信チャンネル部１では共通バス制御部９により、所定
のアドレスにより上記データをメモリ６より読取り、Ｆ
ＩＦＯメモリ２に格納する。
のアドレスにより上記データをメモリ６より読取り、Ｆ
ＩＦＯメモリ２に格納する。
すでにＦＩＦＯメモリ２に格納されたデータは順次、先
入れ先出しで読取られ、分配先がラインアダプタＡ（デ
ータＤＡ）のとき、Ｉ１０バス制御■部１０はラインア
ダプタＡがレディ状態のとき、そのデータＤＡを受信バ
ッファ１１に書込む。
入れ先出しで読取られ、分配先がラインアダプタＡ（デ
ータＤＡ）のとき、Ｉ１０バス制御■部１０はラインア
ダプタＡがレディ状態のとき、そのデータＤＡを受信バ
ッファ１１に書込む。
続いてデータＤＢが読出され、ラインアダプタＢがレデ
ィ状態のときそのデータＤＢをラインアダプタ已に送出
する。
ィ状態のときそのデータＤＢをラインアダプタ已に送出
する。
ラインアダプタ八では、受信バッファ１１がフルになっ
たとき、そのデータＤＡを送信バッファ１２に格納し、
モデム７より送出されるＳＴ２信５−３に基づいてモデ
ム７に送出する。
たとき、そのデータＤＡを送信バッファ１２に格納し、
モデム７より送出されるＳＴ２信５−３に基づいてモデ
ム７に送出する。
受信バッファ１１が一ヒ記送信により空になったとき、
レディ信号を通信チャンネル部１に送出する。
レディ信号を通信チャンネル部１に送出する。
なお、受信バッファ１１より送信バッファ１２への格納
動作もＳｒ１に基づいて行われる。
動作もＳｒ１に基づいて行われる。
以Ｊ二のごとく通信チャンネル部１は、送信データを発
生順にＦＩＦＯメモリ２に格納するとともに、先入れ先
出し方式で、且つ相手先ラインアダプタがレディ状態の
ときデータを分配する。
生順にＦＩＦＯメモリ２に格納するとともに、先入れ先
出し方式で、且つ相手先ラインアダプタがレディ状態の
ときデータを分配する。
〔発明が解決１．２ようとする問題点〕前述のごとく、
モデムに接続されたラインアダプタは、モデムの送出す
る同期信号Ｓ Ｔ ２に基づいて通信チャンネル部１よ
り転送された送信データをモデムに送出している。
モデムに接続されたラインアダプタは、モデムの送出す
る同期信号Ｓ Ｔ ２に基づいて通信チャンネル部１よ
り転送された送信データをモデムに送出している。
そのため、モデムが電源オフとなり、Ｓｒ１が停止する
と、送信データは送信バッファに格納されたまま１、即
ちビジィ状ｎ咳のままとなって、通信チャンネル部はデ
ー−夕を送出することができない。
と、送信データは送信バッファに格納されたまま１、即
ちビジィ状ｎ咳のままとなって、通信チャンネル部はデ
ー−夕を送出することができない。
そのため、ＦＩＦＯメモリ内のデータの読出しが停止し
て、他のラインアダプタに対するデータの送信も停止す
る。
て、他のラインアダプタに対するデータの送信も停止す
る。
本発明は上記問題点に鑑み、モデムの′電源オフを検出
し、続くデータの転送を可能とする通信制′４１■方弐
を提供することを目的とするものである。
し、続くデータの転送を可能とする通信制′４１■方弐
を提供することを目的とするものである。
上記目的のため、本発明の通信制御方式は第１図原理説
明図に示すように、 モデムの電源断を検出する手段（１３）と、該電源断の
ときレディ状態に設定する手段（１４）とを３亥ライン
アダプタに設け、 モデムの電源断を検出した該ラインアダプタは自己の状
態を強制的にレディ状態にして前記先入れ先出しメモリ
の出力するデータを転送せしめるものである。
明図に示すように、 モデムの電源断を検出する手段（１３）と、該電源断の
ときレディ状態に設定する手段（１４）とを３亥ライン
アダプタに設け、 モデムの電源断を検出した該ラインアダプタは自己の状
態を強制的にレディ状態にして前記先入れ先出しメモリ
の出力するデータを転送せしめるものである。
モデムとラインアダプタとのインタフェースには、モデ
ムより送出される信号として、データセントレディＤＲ
とかクリアツーセンドＣ８信号があり、この信号の有無
を検出することによりモデムの電源断を検出し、 （１）モデムの送出するＳＴ２信号をラインアダプタの
備える内部同期信号に切替えることにより、送信バッフ
ァ内のデータを送信せしめ、（２） レディ信号を強
制的にオンとすることによりラインアダプタをレディ状
態に設定し、ＦＩＦＯメモリより該ラインアダプタのデ
ータを送出せしめる。
ムより送出される信号として、データセントレディＤＲ
とかクリアツーセンドＣ８信号があり、この信号の有無
を検出することによりモデムの電源断を検出し、 （１）モデムの送出するＳＴ２信号をラインアダプタの
備える内部同期信号に切替えることにより、送信バッフ
ァ内のデータを送信せしめ、（２） レディ信号を強
制的にオンとすることによりラインアダプタをレディ状
態に設定し、ＦＩＦＯメモリより該ラインアダプタのデ
ータを送出せしめる。
以上により、他のラインアダプタへのデータは正常に送
信することができる。
信することができる。
本発明の詳細を第２図に示す実施例に従って説明する。
第２図は実施例のラインアダプタのブロック図であって
、モデムの電源断を検出したとき、ＳＴ２信号をライン
アダプタの備える内部クロックに切替え、データを送信
せしめてレディ状態に設定する方式である。図中、 １５は内部クロック発生部であり、折り返し試験等に使
用するため、Ｓｒ１に相当する信号を発生するもの、 １６はモデム電源オフ検出部であり、モデムの送出する
データセントレディ信号ＤＲおよびクリアツーセンド信
号ＣＳの有無を検出する、１７は切替部であり、モデム
電源オフ検出信号によりＳＴ２信号を内部クロックに切
替えるもの、１８はモデムインタフェース部であり、所
定の制御信号のやりとりによりデータの送受を行うもの
、 １９はデータ送信部であり、ＳＴ２信号または内部クロ
ックで動作する受信バッファ１１および送信バッファ１
２等で構成され、受信バッファ１１が空のときレディ信
号をＩ１０バス制御部２０を通じて通信チャンネル部に
送出するもの、２１はデータ受信部、 である。
、モデムの電源断を検出したとき、ＳＴ２信号をライン
アダプタの備える内部クロックに切替え、データを送信
せしめてレディ状態に設定する方式である。図中、 １５は内部クロック発生部であり、折り返し試験等に使
用するため、Ｓｒ１に相当する信号を発生するもの、 １６はモデム電源オフ検出部であり、モデムの送出する
データセントレディ信号ＤＲおよびクリアツーセンド信
号ＣＳの有無を検出する、１７は切替部であり、モデム
電源オフ検出信号によりＳＴ２信号を内部クロックに切
替えるもの、１８はモデムインタフェース部であり、所
定の制御信号のやりとりによりデータの送受を行うもの
、 １９はデータ送信部であり、ＳＴ２信号または内部クロ
ックで動作する受信バッファ１１および送信バッファ１
２等で構成され、受信バッファ１１が空のときレディ信
号をＩ１０バス制御部２０を通じて通信チャンネル部に
送出するもの、２１はデータ受信部、 である。
上記ラインアダプタの構成であるから、モデム電源オフ
検出部１６は常時ＤＲ倍信号よびＣＳ信号の有無を監視
しており、モデムの電源オフが発生したとき、電源オフ
検出信号を切替部１７に送出する。
検出部１６は常時ＤＲ倍信号よびＣＳ信号の有無を監視
しており、モデムの電源オフが発生したとき、電源オフ
検出信号を切替部１７に送出する。
切替部１７はＳＴ２信号を内部クロックに切替え、デー
タ送信部１９は受信バッファ１１に転送された送信デー
タを送信バッファ１２を経由してモデムに転送するとと
もに、レディ信号を通信チャンネル部に送出する。
タ送信部１９は受信バッファ１１に転送された送信デー
タを送信バッファ１２を経由してモデムに転送するとと
もに、レディ信号を通信チャンネル部に送出する。
以上の結果、モデム電源オフによりラインアダプタはビ
ジィ状態になることはなく、通信チャンネル部１はＦＩ
ＦＯメモリ２のデータを順次与ラインアダプタに転送す
ることができる。
ジィ状態になることはなく、通信チャンネル部１はＦＩ
ＦＯメモリ２のデータを順次与ラインアダプタに転送す
ることができる。
以上のほか、モデムの電源オフを検出したとき、データ
送信部１９で強制的にレディ信号を送出して、データを
転送せしめることもでき、同様の効果が得られる。
送信部１９で強制的にレディ信号を送出して、データを
転送せしめることもでき、同様の効果が得られる。
なお、モデム電源オフ検出手段としては、モデムからの
送信同期信号ＳＴ２が、タイマー等により、ある一定時
間オフとなったことを検出することにより実現すること
も可能である。
送信同期信号ＳＴ２が、タイマー等により、ある一定時
間オフとなったことを検出することにより実現すること
も可能である。
以上説明したように、本発明はＦＩＦＯメモリに送信デ
ータを格納して各ラインアダプタに転送する通信制御に
おいて、モデムの電源オフを検出してラインアダプタを
レディ状態に設定し、ＦＩＦＯメモリのデータを転送す
るものであり、他のラインアダプタの動作を停止せしめ
ることを防止する効果は大きい。
ータを格納して各ラインアダプタに転送する通信制御に
おいて、モデムの電源オフを検出してラインアダプタを
レディ状態に設定し、ＦＩＦＯメモリのデータを転送す
るものであり、他のラインアダプタの動作を停止せしめ
ることを防止する効果は大きい。
第１図は本発明の原理説明図、
第２図は実施例のラインアダプタ・ブロック図、第３図
は従来の通信制御装置ブロック図、である。図中、 １は通信チャンネル部、 ２はＦＩＦＯメモリ、７は
モデム、 ９は共通バス制御部、１０はＩ１
０バス制御部、１１は受信バッファ、１２は送信バッフ
ァ、 １３はモデム電源オフ検出手段、 １４はレディ状態設定手段、 １５は内部クロック発生部、 １６はモデム電源オフ検出部、 １７は切替部、 １８はモデムインタフェース部、 １９はデータ送信部、 ２０はＩ１０バス制御部、 Ａ、Ｂはラインアダプタ、 である。
は従来の通信制御装置ブロック図、である。図中、 １は通信チャンネル部、 ２はＦＩＦＯメモリ、７は
モデム、 ９は共通バス制御部、１０はＩ１
０バス制御部、１１は受信バッファ、１２は送信バッフ
ァ、 １３はモデム電源オフ検出手段、 １４はレディ状態設定手段、 １５は内部クロック発生部、 １６はモデム電源オフ検出部、 １７は切替部、 １８はモデムインタフェース部、 １９はデータ送信部、 ２０はＩ１０バス制御部、 Ａ、Ｂはラインアダプタ、 である。
Claims (1)
- 【特許請求の範囲】 各々端末装置に送信するデータをバッファに格納しモデ
ムの送出する同期信号に基づき該データをモデムに送出
するとともに該バッファが空のときレディ状態に設定す
るラインアダプタと、１組の先入れ先出しメモリを備え
前記ラインアダプタに転送するデータを順次格納すると
ともに該メモリの出力を該ラインアダプタがレディ状態
のとき該バッファに転送する通信チャンネル部とを備え
る通信制御装置における通信制御方式であって、該モデ
ムの電源断を検出する手段（１３）と、該電源断のとき
レディ状態に設定する手段（１４）とを該ラインアダプ
タに設け、 モデムの電源断を検出した該ラインアダプタは自己の状
態をレディ状態にして前記先入れ先出しメモリの出力す
るデータを転送せしめることを特徴とする通信制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231769A JPS6292551A (ja) | 1985-10-17 | 1985-10-17 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231769A JPS6292551A (ja) | 1985-10-17 | 1985-10-17 | 通信制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292551A true JPS6292551A (ja) | 1987-04-28 |
Family
ID=16928739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231769A Pending JPS6292551A (ja) | 1985-10-17 | 1985-10-17 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292551A (ja) |
-
1985
- 1985-10-17 JP JP60231769A patent/JPS6292551A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701910A (en) | Reliable local area network including active stations | |
| US4805170A (en) | Data communication network | |
| US4962378A (en) | Multi-user serial bus system | |
| IE57448B1 (en) | System control network for multiple processor modules | |
| JPS6292551A (ja) | 通信制御方式 | |
| KR100367428B1 (ko) | 인터넷 정합장치의 랜 인터페이스 장치_ | |
| JP3445443B2 (ja) | 通信制御方法 | |
| KR100229434B1 (ko) | 이중화 데이터 통신 제어 장치 | |
| JP2905495B2 (ja) | 負荷制御システム | |
| JPS6027256A (ja) | パケツト交換機の切替方式 | |
| JPH055418B2 (ja) | ||
| JP2715137B2 (ja) | 通信網制御方式 | |
| US4551835A (en) | X.21 Switching system | |
| JPS5854763A (ja) | 回線アダプタ | |
| JPS6257337A (ja) | デ−タ伝送装置 | |
| JPH0375910B2 (ja) | ||
| JPH0525215B2 (ja) | ||
| JP2884894B2 (ja) | Ａｔｍ端末装置 | |
| JPS59231950A (ja) | 通信切断方式 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPH03293856A (ja) | 画像読取装置 | |
| JPS5817752A (ja) | デ−タ伝送装置 | |
| JPS6010943A (ja) | 回線アダプタ | |
| JPS61240740A (ja) | デ−タ分配方式 | |
| JPS63219050A (ja) | デ−タ処理システム |