JPS6290048A - デジタル信号多重化方式 - Google Patents
デジタル信号多重化方式Info
- Publication number
- JPS6290048A JPS6290048A JP22867485A JP22867485A JPS6290048A JP S6290048 A JPS6290048 A JP S6290048A JP 22867485 A JP22867485 A JP 22867485A JP 22867485 A JP22867485 A JP 22867485A JP S6290048 A JPS6290048 A JP S6290048A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- frame
- channel
- address
- write clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、複数の連続的なディジタル信号を多重化する
デジタル信号多重化方式に関する。
デジタル信号多重化方式に関する。
従来ディジタル伝送において、連続的な信号を多重化す
る場合、共通のフレームパルスを用い、このフレームパ
ルスを基準として多重化された信号を識別していた（「
ディジタル技術」第１１７９頁、情報処理Ｖｏ１．２４
．Ｎｏ、１０゜１９８３年１０月）。
る場合、共通のフレームパルスを用い、このフレームパ
ルスを基準として多重化された信号を識別していた（「
ディジタル技術」第１１７９頁、情報処理Ｖｏ１．２４
．Ｎｏ、１０゜１９８３年１０月）。
このため、多重化の再構成において、関与するパルス列
のフレーム位相をその都度台わせる必要がある。また、
フレーム同ＩＵ■がはずれた場合、多重化された全チャ
ネルがその影９ＢＰをうける等の欠点があった。
のフレーム位相をその都度台わせる必要がある。また、
フレーム同ＩＵ■がはずれた場合、多重化された全チャ
ネルがその影９ＢＰをうける等の欠点があった。
たとえば、第１図に示した如く、チャネル１〜３はフレ
ームパルスＦ、Ｆを基準として順番に時間的に配列され
ているため、同期外れなどにより、このフレームパルス
の位置が不明となった場合、すべてのチャネルの位置が
不明となる。
ームパルスＦ、Ｆを基準として順番に時間的に配列され
ているため、同期外れなどにより、このフレームパルス
の位置が不明となった場合、すべてのチャネルの位置が
不明となる。
また、別のパルス列との間でチャネルの入れ替えなどを
行う場合には、相互のフレームの時間的位置をそろえた
後、所定の位置に入れ替えを行う必要がある。 ′ 〔発明の目的〕 本発明の目的は上記の欠点を除去し、フレームの再構成
にフレキシブルに対応でき、フレーム同期はずれの影響
をうけにくいデジタル多重化方式を提供することにある
。
行う場合には、相互のフレームの時間的位置をそろえた
後、所定の位置に入れ替えを行う必要がある。 ′ 〔発明の目的〕 本発明の目的は上記の欠点を除去し、フレームの再構成
にフレキシブルに対応でき、フレーム同期はずれの影響
をうけにくいデジタル多重化方式を提供することにある
。
本発明は、多重化すべき各チャネルにアドレス情報をも
たせ、これによりチャネル相互の識別を可能とする。こ
のための冗長度増加は、光フアイバ伝送等の広帯域のシ
ステムにおいては、あまり問題にならない。
たせ、これによりチャネル相互の識別を可能とする。こ
のための冗長度増加は、光フアイバ伝送等の広帯域のシ
ステムにおいては、あまり問題にならない。
以下、本発明の一実施例を第２図および第３図により説
明する。
明する。
第２図（ａ）、（ｂ）、（ｃ）は多重化される信号であ
り、同図（ｄ）は多重化後のパルス列である。
り、同図（ｄ）は多重化後のパルス列である。
図に示すように、多重化前の信号はアドレス信号Ａ １
、 Ａ ２ 、Ａ ３を有している。この例ではフレ
ームパルスＦ１．Ｆ２．Ｆ３の直後に配列している。
、 Ａ ２ 、Ａ ３を有している。この例ではフレ
ームパルスＦ１．Ｆ２．Ｆ３の直後に配列している。
第３図は信号を多重化するための多重化回路の実施例で
ある。第４図は多重化された信号を分離するための、分
離回路の一実施例である。
ある。第４図は多重化された信号を分離するための、分
離回路の一実施例である。
第３図において、入力パルス列Ｓ□、Ｓ２゜Ｓ３は、書
き込み用クロックパルスＣＬ Ｋ ｗ １によりバッフ
ァメモリ１に書き込まれる。これが読み出しクロックパ
ルスＣＬ Ｋ Ｒ□に読み出された時点においてはフレ
ームパルス下およびアドレスパルスＡを挿入する位置が
用意されている。そこで論理和ゲート２により、フレー
ムおよびアドレスパルスを付加することが出来る。アド
レス付加回路３ｔ、３２，３３の出力は論理和ゲート５
ｎにより合成され、パルス列ｐとして送出される。
き込み用クロックパルスＣＬ Ｋ ｗ １によりバッフ
ァメモリ１に書き込まれる。これが読み出しクロックパ
ルスＣＬ Ｋ Ｒ□に読み出された時点においてはフレ
ームパルス下およびアドレスパルスＡを挿入する位置が
用意されている。そこで論理和ゲート２により、フレー
ムおよびアドレスパルスを付加することが出来る。アド
レス付加回路３ｔ、３２，３３の出力は論理和ゲート５
ｎにより合成され、パルス列ｐとして送出される。
第４図において、受信されたパルス列Ｐはチャネル分離
回路１１１．１１２１ １１３に印加される。ここでは
まずフレーム検出回路１２においてフレームが検出され
る。これは従来用いられているものと同じものが流用で
きる。次にフレーム指示線１４より与えられるフレーム
パルスを基準とし、チャネル検出回路１３においてチャ
ネル番号が検出され、もし所定のチャネル番号でない場
合はエラー指示！ｆｆＡ１５を通してフレーム検出回路
１２にシフトパルスを与えて異なるフレームパルスを検
出する。正しいチャネル番号が得られた時点でフレーム
検出回路より書き込みクロック供給線１６を通して、フ
レームおよびアドレスパルスの位置がインヒビットされ
た書き込みクロックパルスがバッファメモリ１７および
周波数ロックループ（ＦＬＬ）１８に供給される。周波
数ロックループ（ＦＬＬ）１８で平滑化されたクロック
を用いて、各チャネルの信号Ｓ□＋８２＋５３を分離し
て取り出すことができる。
回路１１１．１１２１ １１３に印加される。ここでは
まずフレーム検出回路１２においてフレームが検出され
る。これは従来用いられているものと同じものが流用で
きる。次にフレーム指示線１４より与えられるフレーム
パルスを基準とし、チャネル検出回路１３においてチャ
ネル番号が検出され、もし所定のチャネル番号でない場
合はエラー指示！ｆｆＡ１５を通してフレーム検出回路
１２にシフトパルスを与えて異なるフレームパルスを検
出する。正しいチャネル番号が得られた時点でフレーム
検出回路より書き込みクロック供給線１６を通して、フ
レームおよびアドレスパルスの位置がインヒビットされ
た書き込みクロックパルスがバッファメモリ１７および
周波数ロックループ（ＦＬＬ）１８に供給される。周波
数ロックループ（ＦＬＬ）１８で平滑化されたクロック
を用いて、各チャネルの信号Ｓ□＋８２＋５３を分離し
て取り出すことができる。
「発明の効果〕
以上説明した如く本発明によれば、フレキシブルな多重
化の構成が可能になり、またフレーム同期はずれの影響
を軽減できるデジタル多重化方式を提供することができ
る。
化の構成が可能になり、またフレーム同期はずれの影響
を軽減できるデジタル多重化方式を提供することができ
る。
第１図は従来の多重化方式の構成を示す図、第２図は本
発明による多重化方式の構成のタイムチャート、第３図
は本発明による多重化方式の多重化部の一実施例を示す
図、第４図は本発明の多重化方式の分離部の一実施例を
示す図である。 Ｆｉ、Ｆ、：フレームパルス、Ａ□ニアドレスパルス、
Ｓ□：信号パルス、Ｐ：多重化パルス列。 ＢＭ：バッファメモリ、ＣＬＫｗｉ：、３’き込みクロ
ック、ＣＬＫえ、：読出しクロック、ｌ：バッファメモ
リ、２，５：論理和ゲート、３ニアドレス付加回路、１
に分１帷回路、１２ （ＦＤ）：フレーム検出回路、１
３ （ＣＤｉ）：チャネル検出回路、１４：フレーム信
号、１５：シフト信号、１６：読込み信号、１７ （Ｂ
Ｍ）：バツファメモリ、１８ （ＦＬＬ）：周波数アド
レス引込回路。 代理人 弁理士 小 川 勝 男：、４．（−′￥２凶 第３図 第４区
発明による多重化方式の構成のタイムチャート、第３図
は本発明による多重化方式の多重化部の一実施例を示す
図、第４図は本発明の多重化方式の分離部の一実施例を
示す図である。 Ｆｉ、Ｆ、：フレームパルス、Ａ□ニアドレスパルス、
Ｓ□：信号パルス、Ｐ：多重化パルス列。 ＢＭ：バッファメモリ、ＣＬＫｗｉ：、３’き込みクロ
ック、ＣＬＫえ、：読出しクロック、ｌ：バッファメモ
リ、２，５：論理和ゲート、３ニアドレス付加回路、１
に分１帷回路、１２ （ＦＤ）：フレーム検出回路、１
３ （ＣＤｉ）：チャネル検出回路、１４：フレーム信
号、１５：シフト信号、１６：読込み信号、１７ （Ｂ
Ｍ）：バツファメモリ、１８ （ＦＬＬ）：周波数アド
レス引込回路。 代理人 弁理士 小 川 勝 男：、４．（−′￥２凶 第３図 第４区
Claims (1)
- １、連続的なディジタル信号を多重化する方式において
、多重化される信号にアドレスを付加した後多重化を行
うことを特徴するデジタル信号多重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22867485A JPS6290048A (ja) | 1985-10-16 | 1985-10-16 | デジタル信号多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22867485A JPS6290048A (ja) | 1985-10-16 | 1985-10-16 | デジタル信号多重化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6290048A true JPS6290048A (ja) | 1987-04-24 |
Family
ID=16880034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22867485A Pending JPS6290048A (ja) | 1985-10-16 | 1985-10-16 | デジタル信号多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6290048A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137639A (ja) * | 1974-04-22 | 1975-10-31 |
-
1985
- 1985-10-16 JP JP22867485A patent/JPS6290048A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137639A (ja) * | 1974-04-22 | 1975-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE33535E (en) | Audio to video timing equalizer method and apparatus | |
| US4361898A (en) | Digital synchronizing system | |
| GB1517750A (en) | Reframing circuit for a time division multiplex system | |
| US4698678A (en) | Television signal processing apparatus | |
| GB2089094A (en) | Systen for obtaining synchronised reproduction from a plurality of reproducing apparatuses | |
| JPS6290048A (ja) | デジタル信号多重化方式 | |
| JPH0215141B2 (ja) | ||
| JPS60145566A (ja) | デ−タ記録再生方式 | |
| US5450440A (en) | Monitor system for digital communication apparatus | |
| GB2125655A (en) | Apparatus and methods for multi-channel signal recording | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JPS59121608A (ja) | 同期方式 | |
| JPH0117627B2 (ja) | ||
| JP2776606B2 (ja) | フレーム同期装置 | |
| JP2592088B2 (ja) | データ記録再生装置 | |
| KR100246369B1 (ko) | 영상기록재생장치의 다채널 데이타 기록재생방법 | |
| JPS63226140A (ja) | デイジタルスタツフ同期の位相検出方式 | |
| JPS59161144A (ja) | フレ−ム同期化回路 | |
| JPH075994A (ja) | インターフェイス装置 | |
| JPH06291757A (ja) | 同期保護回路 | |
| JPH0130237B2 (ja) | ||
| JPH04284744A (ja) | 位相差吸収装置 | |
| JPH0117626B2 (ja) | ||
| JPS59223912A (ja) | 信号認識方式 | |
| JPH09198607A (ja) | 音声再生回路 |