JPS6289052U - - Google Patents
Info
- Publication number
- JPS6289052U JPS6289052U JP17750585U JP17750585U JPS6289052U JP S6289052 U JPS6289052 U JP S6289052U JP 17750585 U JP17750585 U JP 17750585U JP 17750585 U JP17750585 U JP 17750585U JP S6289052 U JPS6289052 U JP S6289052U
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- calculation circuit
- matrix
- data calculation
- write data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Storing Facsimile Image Data (AREA)
- Image Input (AREA)
Description
第1図は、本考案の一実施例の概略ブロツク図
、第2図はアドレスバスを通つて送られてくるア
ドレス情報のフオーマツト、第3図は第1図中の
書き込みデータの演算回路の一具体例の一部の回
路図、第4図は第1図中の読み出しデータ演算回
路の一具体例の一部の回路図、第5図は従来の画
像メモリ回路の概略説明図である。 20…画像メモリ、22…アドレスバス、24
…処理モードデコーダ、26…マトリツクスアド
レスデコーダ、28…書き込みデータ演算回路、
30…読み出しデータ演算回路、300…書き込
みデータバス、600…読み出しデータバス。
、第2図はアドレスバスを通つて送られてくるア
ドレス情報のフオーマツト、第3図は第1図中の
書き込みデータの演算回路の一具体例の一部の回
路図、第4図は第1図中の読み出しデータ演算回
路の一具体例の一部の回路図、第5図は従来の画
像メモリ回路の概略説明図である。 20…画像メモリ、22…アドレスバス、24
…処理モードデコーダ、26…マトリツクスアド
レスデコーダ、28…書き込みデータ演算回路、
30…読み出しデータ演算回路、300…書き込
みデータバス、600…読み出しデータバス。
Claims (1)
- マトリツクス状に配置されたメモリ素子を有す
る画像メモリと、該画像メモリの入力側に設けら
れた書き込みデータ演算回路と、該画像メモリの
出力側に設けられた読み出しデータ演算回路と、
前記書き込みデータ演算回路に接続された書き込
みデータバスと、前記読み出しデータ演算回路に
接続された読み出しデータバスと、モードビツト
、素子アドレス、およびマトリツクスアドレスを
伝送するアドレスバスと、前記モードビツトをデ
コードする処理モードデコーダと、前記マトリツ
クスアドレスをデコードするマトリツクスアドレ
スデコーダとを具備したことを特徴とする画像メ
モリ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17750585U JPS6289052U (ja) | 1985-11-20 | 1985-11-20 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17750585U JPS6289052U (ja) | 1985-11-20 | 1985-11-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6289052U true JPS6289052U (ja) | 1987-06-06 |
Family
ID=31118766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17750585U Pending JPS6289052U (ja) | 1985-11-20 | 1985-11-20 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6289052U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745688B2 (ja) * | 1975-02-10 | 1982-09-29 | ||
JPS60153088A (ja) * | 1983-12-30 | 1985-08-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | メモリ・デ−タ・シフト装置 |
-
1985
- 1985-11-20 JP JP17750585U patent/JPS6289052U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745688B2 (ja) * | 1975-02-10 | 1982-09-29 | ||
JPS60153088A (ja) * | 1983-12-30 | 1985-08-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | メモリ・デ−タ・シフト装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6289052U (ja) | ||
JPS5872050U (ja) | レシ−ト印字装置 | |
JPS6281253U (ja) | ||
JPS6214541U (ja) | ||
JPS61133843U (ja) | ||
JPS61126500U (ja) | ||
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPS61115249U (ja) | ||
JPS617175U (ja) | 画像表示装置 | |
JPS6173192U (ja) | ||
JPH022751U (ja) | ||
JPS6439540U (ja) | ||
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS6266344U (ja) | ||
JPH02116346U (ja) | ||
JPS6030050U (ja) | デ−タメモリアクセス方式 | |
JPS6034652U (ja) | 情報転送装置 | |
JPS63179548U (ja) | ||
JPS6214536U (ja) | ||
JPH0265296U (ja) | ||
JPS623699U (ja) | ||
JPS5891786U (ja) | 複写機の文字表示装置 | |
JPS6266345U (ja) | ||
JPS6277467U (ja) | ||
JPH01111348U (ja) |