JPS6286459A - 乗算積分誤差補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル演算により、乗算および積分を行
なう際に生ずる誤差を補正する方式に関するものである
。

〔従来の技術〕

第２図は従来例のブロック図であり、入力１へ与えられ
る入力信号・に対１／、乗算器２において係数Ａを乗算
し、乗算結果・・Ａを得たうえ、加算器３を介し出力信
号Ｅとして出力４へ送出すると共に、出力信号Ｅを遅延
回路５により所定時間Ｔｏ遅延を与えてから、加算器４
において乗算結果の・人へ加算ｌ−ておシ、これを反復
するととにより、出力信号Ｅが乗算積分値を示すものと
なっている。

た輩し、入力信号・および係数Ａを各々Ｎビットのディ
ジタル信号により示すものとすれば、乗算結果・・Ａが
　２Ｎ　ビットとなるため、これをＮビットへ制限する
目的上、一般に最上位ビットからＮビットのみを取り出
し、Ｎビットのディジタル信号として以降の演舞に用い
るものとなっており、Ｎビットへ制限する際に下位ビッ
トの切捨て、または、切上げを行なう場合がある。

〔発明が解決【７ようとする問題点〕 しかし、切捨て、または切上げにより誤差Δを生じてお
シ、乗算結果が積分され、これが時点ｌの推移に応じて
反復されるため、量＝１〜ｎとすれば次式が成立する。

Ｅｎ”　Ｄ　（ｅｓ−Ａ）＋ｌＥ　　Δ１・・・・・（
１）ｌ−１ｉ＝ｔ こ＼において、Ｎビット中の最下位ビットＬが［月のと
き、誤差ΔｔＦｉ切捨ての際、次式のものとなる。

−Ｌ＜Δ１≦０　　　　　　　−−−−・（２１また、
同様の条件により切上げの際は、次式のものとなる。

０≦Δｌ（Ｌ　　　　　　　　　　　・争・φ・　（３
）したがって、切捨て、切上げのいずれにおいても、Δ
１が各々同一符号であシ、これが積分されて次第に増加
し、出力信号Ｅｎ中へオフセット成分として含まれ、出
力信号ＥｎＯ値が不正確となる問題を生ずる。

〔問題点を解決するための手段〕

前述の問題を解決する丸め、本発明はつぎの手段により
構成するものとなつ−Ｃいる。

すなわち、入力・１汀号へ正の符号を有する第１の係数
を乗算して第１の乗算結果を得、この第１の乗算結果を
加算器を介し出力信号と１．７て送出すると共に、この
出力信号を所定時間遅延してから加算器により第１の乗
算結果へ加′婢する第１の演算と、入力信号へ負の符号
を有１．かつ第１の係数と同一絶対値を有する第２の係
数を乗算して第２の乗算結果を得、この第２の乗算結果
を減神器を介し出力信号として送出すると共に、この出
力信号を所定時間遅延１７てから減算器へ醪え第２の乗
算結果を減算する第２の演舞とを交〃に反復するものと
している。

〔作用〕

したがって、第２の演算による乗算結果は、第１の演算
による乗算結果と同一符号として積分されるのに対し、
第２の演算による誤差は、第１の演算による誤差と反対
の符号を有するものとなシ、誤差の値がはソ一様に分布
していれば、誤差が相殺されて出力信号中から除去され
る。

〔実施例〕

以下、実施例を示す図によって本発明の詳細な説明する
。

第１図はブロック図であり、入力１からの入力信号ｅは
、第１および第２の乗算器２０．２１へ与えられ、乗算
器２０においては、正の符号を有する第１の係数人が乗
算され、これによって第１の乗算結果・・人が得られる
のに対し、乗算器２１においては、負の符号を有しかつ
係数Ａと同一絶対値を有せる第２の係数（−Ａ）が乗算
され、第２の乗算結果ｅ・（−Ａ）が得られるものとな
っておυ、これらはセレクタ２２の入力ａおよびｂへ各
個に与えられる。

セレクタ２２の出力は、セレクタ２３を介し加算器２４
および加算器を用いた減算器２５へ与えられ、これらの
出力はセレクタ２６の入力ａおよびｂへ各個に与えられ
ておシ、セレクタ２６の出力は出力信号Ｅとして出力４
へ送出されると共に、遅延回路５を介［２て加算器２４
および減詩器２５へ与えられるものとなっているＣ） また、セレクタ２２．２３．２６は、図上省略した制御
回路の制側１により、例えば遅延回路５の遅延時間Ｔと
同一周期によって入力および出力ａ、ｂの選択を互に同
期のうえ行なっておシ、いずれもが同時に１を選択し７
、ついで、同時にｂを選択し、この動作を反復するもの
どなっている。

したがって、セレクタ２２．２３．２Ｂ　　がａを選択
したときは、乗η器２０による乗算結果ｅ−Ａが加算器
２４を介し出力信号Ｅとして送出されると共に、遅延回
路５により遅延を受けてから、加算器２４により乗算結
果ｅ−Ａへ加算され、これによって第１の演算がなされ
、現時点を１１直前の時点を１−１とすれば、誤差Δ１
を含む出力信号Ｅｉは次式により与えられる。

Ｅｌ　＝Ｅｉ−１＋＊ｉ−Ａ＋Δｉ−＠−ｅｅ（４＋つ
いで、セレクタ２２．２３．２８がｂを選択したときは
、乗算器２１による乗１ネ結果ｅ・（−Ａ）が減算器２
５を介し出力信号Ｅとして送出さｔすると共に、前述と
同様に遅延を受けてから減算器２５へ与えられ、こ＼に
おいて、遅延した出力信号Ｅより乗算結果・・（−Ａ）
を減算するものとなシ、これによって第２の演算が行な
われ、これが時点１につぐ時点１＋１においてなされ＼
ば、誤差Δｉ＋１は次式によυ示される。

Ｅｉ＋ｔ＝Ｅ１−（θｉ＋ｔ（Ａ）十Δｉ＋ｔ　　ｌ　
　・・φ・・（５）こ＼において、（５）式へ（４）式
を代入すれば、Ｅｌ　＋　１　＝Ｅ　ｌ−１＋ｅ−Ａ＋
・１ｔｓ−Ａ＋Δｉ−Δ１４１　ｅ＊＊・（６）また、
以上の各演算をｎ回反復すると、出力信号Ｅｎは次式に
よυ与えられる０ ６　ｍ　＊　＠　＠　ｅ　Ｉ　（７１ と＼において、ｈを極めて大とし、かつ、Δ１ｉＥ　ｌ
　＝　１〜ｎの間にはソ一様な値として分布するものと
すれば、（７）式の右辺第３項がはＶ零となり、次式が
得られる。

Ｅｎ＝　Ｅｉ−１＋Ｅ　　（＠１−Ａ）　　　　ａｓ＠
ｍ５（８１１＝１ したがって、出力信ｑＥｎ　から誤差成分が相殺により
除去され、出力信号Ｅｎは正確な値を示すものとなる。

たｙし、第２図のセレクタ２２．２３．２４は、スイッ
チング回路、ゲー　ト回路等を用いてもよく、第２図で
は減算器２５として加算器を用い、乗員結果を反転のう
え与えているが、本来の減算器を用いても同様であり、
第２図と同等の機能をプロセッサ等によるソフトウェア
処理により実現してもよい等、種々の変形が自在である
。

〔発明の効果〕

以上の説明により明らかなとおり本発明によれば、簡単
な構成により、乗算積分の誤差が補正され、正確な値の
出力信号が得られると共に、プロセッサを用いる１合に
は、プログラムの追加ステップが比較的少なく、対処が
容易であり、各檀用途の乗算積分演算において顕著な効
果が得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は従
来例のブロック図である。 １・拳・・入力、４１１・・・出力、５・・−・遅延回
路、２０，２１・拳・・乗算器、２２，２３゜２６・・
・・セレクタ、２４・・・・加算器、２５・・・・減算
器、ｅ・・・・入力信号、Ｅ・・・自由力信号。 特許出願人　　日立電子株式会社 株式会社日立製作所 代理人　　山川政樹０肋為２名） 第１図 第２ズ

Claims (1)

【特許請求の範囲】
1. 入力信号へ正の符号を有する第１の係数を乗算して第１
   の乗算結果を得、該第１の乗算結果を加算器を介し出力
   信号として送出すると共に、該出力信号を所定時間遅延
   してから前記加算器により前記第１の乗算結果へ加算す
   る第１の演算と、前記入力信号へ負の符号を有しかつ前
   記第１の係数と同一絶対値を有する第２の係数を乗算し
   て第２の乗算結果を得、該第２の乗算結果を減算器を介
   し出力信号として送出すると共に、該出力信号を前記所
   定時間遅延してから前記減算器へ与え前記第２の乗算結
   果を減算する第２の演算とを交互に反復することを特徴
   とした乗算積分誤差補正方式。