JPS6285506A

JPS6285506A - トランジスタ回路

Info

Publication number: JPS6285506A
Application number: JP22623185A
Authority: JP
Inventors: Takeshi Kuwajima; 桑島　健
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-10-11
Filing date: 1985-10-11
Publication date: 1987-04-20
Also published as: JPH0560684B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はトランジスタ回路に関し、特に磁気映像記録再
生装置における輝度信号処理に用いられるトランジスタ
回路に関する。

〔従来の技術〕

磁気映像記録再生装置（以下ＶＴＲと略す）の輝度信号
処理は、従来からＦＭ記録方式をとっている。すなわち
、記録時には、映像信号入力中の輝度信号に対し、所定
のエンファシスをかけた後に、ＦＭ変調して磁気テープ
に記録し、−万再生時にＬ１前置増幅器によシ記録され
たＦＭ信号を増幅した後、ｋ″Ｍ復調手段、及び、ディ
エンファシス回路により、元の輝度信号を得ている。昨
今、ＶＴＲの信号処理の大半の部分は、半導体集積回路
（以下ＩＣと略す）によりなされており、　ＶＴＲセッ
トの小型軽量化に伴い、ＩＣの一層の高集積化が図られ
ている。例えは、前述の輝度信号処理における記録時の
ＦＭ変調及び再生時ＦＭ復調の各処理を、回路の共通化
を図り、１チツプＩＣ内にて処理するＦＭ変復調回路と
して、従来第２図に示す回路例がある。

第２図において、トランジスタ１のコレクタには、電源
電圧供給点３７との間に抵抗２３及びダイオード２１に
よる負荷回路が接続されると共に、エミッタホロワ動作
トランジスタ１７、−及びレベルシフト回路４５を介し
てトランジスタ１５のベース、スイッチ回路６３．基準
電位点５０との間に定電流源３４．更に、掛算器４７に
接続されている。また、トランジスタ２のコレクタには
、同様に、電源電圧供給点との間に抵抗２４．及びダイ
オード２２による負荷回路が接続されると共に、エミッ
タホロワ動作トランジスタ１６．及びレベルシフト回路
４４を介して、トランジスタ１４のベース、スイッチ回
路６４．基準電位点との間に。

定電流源３２．更に掛算器４７に接続されている。

トランジスタ１４及びトランジスタ１５は定電流源３３
によシバイアスミ流が与えられる差動回路であシ、トラ
ンジスタ１４のコレクタには、トランジスタ２のベース
が接続されると共に、ベース電位が所定の電圧源３６に
よシ与えられたトランジスタ１９のエミッタが接続され
、トランジスタ１５のコレクタには、トランジスタ１の
ベースが接続されると共に、ベース電位が所定の電圧源
３６によ）与えられた、トランジスタ２０のエミッタが
接続され、またトランジスタ１４とトランジスタ１５の
コレクタ間に、抵抗２９．抵抗３０が直列接続され、且
つ、抵抗２９と抵抗３０との共通接続点と電源電圧供給
点との間に、ダイオード接続されたトランジスタ１８接
続されている。トランジスタ１．トランジスタ２の各々
のエミッタは、差動回路を構成するトランジスタ５１．
トランジスタ５２の各々のコレクタに接続されると共に
、コンデンサ３１で結合され、更に、リミッタ回路４９
に接続される。差動トランジスタ５１．トランジスタ５
２の各々のベースは、それぞれスイッチ回路６３．スイ
ッチ回路６４に接続され、また、共通エミッタ点には、
トランジスタ５３．及びトランジスタ５４のコレクタが
接続されている。トランジスタ５４．トランジスタｓ　
ｓ　、　抵抗６０　＋及び抵抗６１は、カレントミラー
回路を構成し、ダイオード接続されたトランジスタ５５
．抵抗６１、及び端子３８を介して、電源電圧供給点と
の間に接続された抵抗６５によシ設定される電流を、ト
ランジスタ５３を介して、バイアス電流として差動トラ
ンジスタ５１．トランジスタ５２に供給する。同様に、
トランジスタ５３．トランジスタ５６．抵抗５９．及び
抵抗６２は、カレントミラー回路ｔ−構成し、ダイオー
ド接続されたトランジスタ５６のベースψコレクタ共通
接続点には、ベースが所定のバイアス電源３５でバイア
ス６れたトランジスタ１３及び抵抗６６で構成される変
換回路６７を介して端子３９が接続される。

第２図の回路は、マルチバイブレータ構成による発振回
路を使った、輝度信号ＦＭ変復調回路として動作する。

すなわち、記録時には、端子３９よシ、ＦＭ変調入力信
号である輝度信号を入力し、変換回路６７によシミ流変
換し、入力人号レベルに応じた電流を、カレントミラー
回路を構成するトランジスタ５６．トランジスタ５３を
介して、差動トランジスタ５１．トランジスタ５２に供
給する。一方、スイッチ回路６３．及びスイッチ回路６
４は、記録時に、それぞれ、トランジスタ５１ノヘース
トトランジスター５のベース、レベルシフト回路４５と
の間、及びトランジスタ５２のベースト、トランジスタ
ー４のベース、レベルシフト回路４４との間を接続させ
る様にすると、トランジスタ１．及びトランジスタ２に
、互いに正帰還がかけられるため、交互にオン、オフを
繰シ返し、また、トランジスタ５１．及びトランジスタ
５２も、トランジスターがオンの時、トランジスタ５１
がオフ、トランジスタ５２がオン、トランジスタ２がオ
ンの時、トランジスタ５１がオン。

トランジスタ５２がオフなる関係でオン−オフを繰シ返
す。従って、差動トランジスタ５１．トランジスタ５２
のコレクタ電流は、交互にコンデンサー３１にチャージ
された電荷を引く。またトランジスタ５１．或いはトラ
ンジスタ５２のコレクタ電流は、変調入力レベルに応じ
た電流として、トランジスタ５３を介して与えられる。

この時の発振周波数ｆは、（１）式で与えられる。

■ ””４ＣＶ　　　　・・・・・・　・・・　（１）但し
：工：トランジスタ５３のコレクタ電流Ｃ：コンデンサ
３１の容量値Ｖ　：Ｏ＜Ｖ＜電源電圧なる範囲で設定された基準電圧（１）式で発振周波数が与えられるＦＭｙＲ詞信号全信
号ランジスタ１．及びトランジスタ２のエミッタよυ取
シ出し、更に、リミッタ−回路４９を介して、端子４３
よ、９ＦＭ変調出力として取シ出す。

また、記録時には、カレントミラー回路を構仕する、ト
ランジスタ５４．及びトランジスタ５５をカットオフさ
せ、トランジスタ５４からの、トランジスタ５１．及び
トランジスタ５２の差動回路へのバイアス電流供給は遮
断させる。

一方、再生時の場合のＦＭ役調は、端子４０よｐＦＭ変
調信号がダブルエンドで出力されるリミッタ−回路４６
を介して掛算器４７へ入力される〇一方、スイッチ回路
６３．及びスイッチ回路６４は、再生時、それぞれ、ト
ランジスタ５１（７）ペースとリミッタ−回路４６の一
方の出力点との間、及びトランジスタ５２のベースとリ
ミッタ−回路４６の他方の出力点との間を接続させる様
にすると、リミッタ−回路４６からの出力が、マルチバ
イブレータ構成構成するトランジスタ５１．及びトラン
ジスタ５２に対するトリガー人力となシ、これによシ単
安定動作を行い、所定時間、前記リミッタ−回路４６の
出力を遅延させた出力が、トランジスタ１．及びトラン
ジスタ２のコレクタ点よシ得られる。この遅延したＦＭ
信号をトランジスタ１．及びトランジスタ２の各々のコ
レクタから、それぞれ、トランジスタ１７．レベルシフ
ト回路４５、及びトランジスタ１６．レベルシフト回路
４４を介して、掛算器４７へ入力させ、前述のリミッタ
−回ｗｔ４６の出力信号と掛は合わせ、遅延させた分の
パルス列を作り、端子４１よシ取少出し、更にローパス
フィルタ（図示せず）を通す事によって復調される。ま
た、カレントミラー回路を構成するトランジスタ５５．
抵抗６１．抵抗６５によシ設定される基準電流がトラン
ジスタ５４を介して、差動トランジスタ５１．及びトラ
ンジスタ５２に供給されるため、遅延時間は、本基準電
流により、任意に設定できる。再生時には、カレントミ
ラー回路を構成するトランジスタ５３．及びトランジス
タ５６をカットオフさせ、トランジスタ５３からのトラ
ンジスタ５１．及びトランジスタ５２の差動回路へのバ
イアス電流供給は遮断させる。記録時、或いは再生時の
前述のカレントミラー回路の切換えは、制御端子４２を
有する制御回路４８．トランジスタ５７．及びトランジ
スタ５８によシ行なわれる。すなわち、制御端子４２に
、それぞれ、記録モード、及び再生モードに対応した２
値の制御信号を与え、この制御信号に対し、制御回路４
８が、それぞれ、トランジスタ５７をオン、トランジス
タ５８をオフ、及びトランジスタ５７をオフ、トランジ
スタ５８をオンする様にする事によって、前述の２つの
カレントミラー回路によるマルチバイブレータへの電流
供給を配録、再生で切換える事が出来る。

〔発明が解決しようとする問題点〕

上述の様に、Ｍ２図に示した従来回路は、輝度信号の記
録、再生信号ＦＭ変復調処理に必要なマルチバイブレー
タ構成による発振回路を共用する事が出来る。しかしな
がら、スイッチ回路６３゜及びスイッチ回ｊｆ！ｒ６４
ｔ−１記録、再生の各モードで切換えなければならない
。この２つのスイッチ回路は、例えば差動回路形式によ
るトランジスタ回路で実現出来るが、相当数の素子数が
必要となると共に、スイッチ回路のバイアス電流、及び
スイッチ駆動電流が消費される。また、記録、再生画モ
ードにおいても、信号ラインをスイッチする事になるの
で、クロストーク等の影響も出てくるという欠点があっ
た。

〔問題点を解決するだめの手段〕

本発明によるトランジスタ回路は、夫々がコレクタに負
荷回路を有する第１及び第２のトランジスタと、第１の
差動回路を構成する第３及び第４のトランジスタと、第
２の差動回路を構成する第５及び第６のトランジスタと
、第３および第５のトランジスタのコレクタを第１のト
ランジスタのエミッタに接続する手段と、第４お・よび
第６のトランジスタのコレクタを第２のトランジスタの
工ミッタに接続する手段と、第１および第２の差動回路
の一方を動作状態とし他方を非動作状態とする手段とを
備えてなる。

本発明によるトランジスタ回路をＶＴＲにおけるＦＭ変
復詞回路として用いる場合は、第１の差動回路が動作状
態となシ第３および第４のトランジスタの少なくとも一
方のベースを変調入力とし、第１および第２のトランジ
スタのエミッタ点よシ変調出力を得る。したがって、Ｆ
Ｍ変調回路として動作する。一方、第２の差動回路が動
作状態のときは、第２の差動回路を構成する第５および
第６のトランジスタの少なくとも一方のベースに被＠ｌ
！調信号が入力され、同信号と遅延信号とを掛は合わせ
る事により復調出力が得られ、ＦＭｉ調回調色路て動作
する。

〔実施例〕

次に、本発明について実施例を用いて説明する。

第１図は本発明の一実施例金示す回路図で、第２図の従
来例と同等の動作機能をなす素子は、同一番号にて示し
である。従来例との相違点について説明すると、トラン
ジスタ１のエミッタには、トランジスタ４と差動回路を
構成するトランジスタ３のコレクタ、及びトランジスタ
６と差動回路を構成するトランジスタ５のコレクタが接
続され、トランジスタ２のエミッタには、トランジスタ
４゜トランジスタ６のそれぞれのコレクタが接続される
。また、差動トランジスタ３．トランジスタ４の各々の
ベースは、それぞれトランジスタ１５０ベースとレベル
シフト回路４５との接続点及びトランジスタ１５と差動
回路を構成するトランジスタ１４のベースとレベルシフ
ト回路４４との接続点に接続されると共に、トランジス
タ３．トランジスタ４の共通エミッタは、トランジスタ
７のコレクタに接続される。ここで、トランジスタ７は
、トランジスタ１０．抵抗２５．及び抵抗２８とカレン
トミラー回路ヲ構成しておシ、記録時において、トラン
ジスタ１０のベースφコレクタ共通接続点に接続された
、変換回路６７によって、端子３９より入力された変調
入力信号すなわち輝度信号のレベルに応じて該信号入力
を電流変換し、トランジスタ７のコレクタよシ、トラン
ジスタ３゜トランジスタ４の差動回路へバイアス電流を
供給する。この時、トランジスタ１．トランジスタ２に
は、互いに正帰還がかけられているため、前記（１）式
で発振周波数が与えられるＦＭ変調信号が、トランジス
タ１．トランジスタ２のエミッタ点よシ得られ、更にリ
ミッタ−回路４９ｔ−介して端子４３よシＦＭ変調出力
を取り出す。一方、差動トランジスタ５．トランジスタ
６の各々のベースは、それぞれ、リミッタ−回路４６の
ダブルエンド出力に接続されると共に、トランジスタ５
．トランジスタ６の共通エミッタは、トランジスタ８の
コレクタに接続される。ここで、ト″）／ラスタ８は、
トランジスタ９．抵抗２６．及び抵抗２７とカレントミ
ラー回路を構成しており、再生時において、トランジス
タ９．抵抗２７．及びトランジスタ９のベース・コレク
タ共通接続点と、電源電圧供給点との間に接続された抵
抗６５により、設定される基準電流がトランジスタ８ｔ
−介して、トランジスタ５．トランジスタ６の差動回路
へバイアス電流として供給される。この時、端子４０か
らの、被復調入力信号がリミッタ−回路４６ｆ：介して
、トランジスタ５．トランジスタ６へのトリガー人力と
なり、トランジスタ１．トランジスタ２のコレクタ点よ
シ、前記リミッタ−回路４６の出力を所定時間、遅延さ
せた信号が得られる。この遅延させたＦＭ信号を、トラ
ンジスタ１．トランジスタ２の各々のコレクタから、そ
れぞれ、トランジスタ１７．レベルシフト回路４５．及
びトランジスタ１６．レベルシフト回路４４を介して、
掛算器４７へ入力させ、この掛算器４７において、前述
のリミッタ−回路４６の出力信号と掛は合わせ、遅延さ
せた分のパルス列を作り、端子４１よυ取シ出し、更に
ローパスフィルタ（図示せず）を通す事によって復調さ
れた信号が得られる。記録時には、トランジスタ３．ト
ランジスタ４による差動回路を動作させ、トランジスタ
５．トランジスタ６による差動回路をカットオフさせ、
逆に、再生時には、トランジスタ３．トランジスタ４を
カットオフし、トランジスタ５．トランジスタ６を動作
させるために、制御端子４２．制御回路４８゜トランジ
スタ１１．及びトランジスタ１２によるバイアススイッ
チ手段を設けておバ制御端子４２に、それぞれ記録、再
生モードに対応した２値の制御信号を与え、この制御信
号に対し、制御回路４８がそれぞれ、トランジスタ１１
をオン、トランジスタ１２をオフ、及びトランジスタ１
ｉｔ−オフ、トランジスタ１２をオンする事によって、
前記、トランジスタ７、トランジスタ１０．及びトラン
ジスタ８．トランジスタ９で各々構成される２つのカレ
ントミラー回路をオン、オフさせ、マルチバイブレータ
への電流供給を、記録、再生台モードで切換える事が出
来る。

〔発明の効果〕

以上説明した様に輝度信号の記録、再生信号ＦＭ変復詞
処理に必要なマルチバイブレータ構成による発振回路を
共用出来るが、本発明によれば、共通エミッタ点に、そ
れぞれ、記録、再生に応じて、バイアス電流供給が切換
わるバイアス供給回路を備えた２つの差動回路を並列に
マルチバイブレータ構成の発振回路に配し、且つ、この
２つの差動回路の入力回路、すなわち、記録時における
マルチバイブレータの正帰還ループ、及び再生時におけ
る、被復調信号によるマルチバイブレータへのトリガー
入力回路を、各々独立にする事によって、前述の２つの
差動回路のバイアス電流供給の切換えのみで、ＦＭ変調
、及びＦＭ復調回路を選択出来るため、第２図の従来回
路例において、必要であった、２つのスイッチ回路は、
必要なくなるため、ＦＭ変復調回路実現に必要な素子数
、及び消費電流が低減される。また、発振回路中の信号
ラインが簡素化され、クロストーク等の影響も抑える事
が出来る。また、本発明は、高密度。

低消費電力、多機能化が要求されるＩＣに最適である事
は言う迄もない。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路であ）、第２図
は、従来例を示す回路である。１〜２０．５１〜５８・・・・・・トランジスタ、４８
・・・・・・制御回路、２１〜２２・・・・・・ダイオ
ード、５０・・・・・・基準電位点、２３〜３０．５９
〜６２．６５〜６６・・・・パ抵抗、６３〜６４・・・
・・スイッチ回路、３１・・・・・・コンデンサ、６７
・・・・・・変換回路、３２〜３４・・・・・・定電流
源、３５〜３６・・・・・・定電圧源、３７・・・・・
・電源電圧供給点、３８〜４３・・・・・・端子、４４
〜４５・・・・・・レベルシフト回路、４６．４９・・
・・・・リミッタ−回路、４７・・・・・・掛算器、代理人　弁理士　　内　原　　　晋Ｃ）Ｎ５栓

Claims

【特許請求の範囲】

夫々がコレクタに負荷回路を有する第１および第２のト
ランジスタと、第１の差動回路を構成する第３および第
４のトランジスタと、第２の差動回路を構成する第５お
よび第６のトランジスタと、前記第３および第５のトラ
ンジスタのコレクタを前記第１のトランジスタのエミッ
タに接続する手段と、前記第４および第６のトランジス
タのコレクタを前記第２のトランジスタのエミッタに接
続する手段と、前記第１および第２の差動回路の一方を
動作状態とし他方を非動作状態とする手段とを有するこ
とを特徴とするトランジスタ回路。