JPS6282791A - 倍密表示装置 - Google Patents
倍密表示装置Info
- Publication number
- JPS6282791A JPS6282791A JP60223023A JP22302385A JPS6282791A JP S6282791 A JPS6282791 A JP S6282791A JP 60223023 A JP60223023 A JP 60223023A JP 22302385 A JP22302385 A JP 22302385A JP S6282791 A JPS6282791 A JP S6282791A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- screen
- signals
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、キャプテンシステム等に代表されるビデオテ
ックスや文字放送（テレテキスト）等の文字図形情報の
倍密表示装置に関するものである。
ックスや文字放送（テレテキスト）等の文字図形情報の
倍密表示装置に関するものである。
従来の技術
キャプテンシステムや文字放送において、縦方向が２０
４ドツト、横方向が２４８ドツトで表示する場合を標準
画面、縦・横それぞれ倍のドツト数すなわち縦方向が、
４０８ドツト、横方向が、４９６ドツトで表示する場合
を倍密画面あるいは倍密表示と言う。
４ドツト、横方向が２４８ドツトで表示する場合を標準
画面、縦・横それぞれ倍のドツト数すなわち縦方向が、
４０８ドツト、横方向が、４９６ドツトで表示する場合
を倍密画面あるいは倍密表示と言う。
倍密表示装置では、標準画面１枚を表示領域全体に標準
画面専用表示装置と同様に表示でき、さらに倍密表示機
能を生かし標準画面を４枚一度に表示することもできる
。特に後者は、多画面表示と呼ばれる。
画面専用表示装置と同様に表示でき、さらに倍密表示機
能を生かし標準画面を４枚一度に表示することもできる
。特に後者は、多画面表示と呼ばれる。
以下、図面を参照しながら従来例を説明する。
第６図は、従来の倍密表示装置の一例を示すものである
。第５図において、１は信号処理や各種制御を行なう制
御部、２は表示データを書込み読出すための表示メモリ
、３は映像用同期の各種信号を発生する同期信号発生部
、４は制御部１からのアドレスバスと同期信号発生部３
からの表示読出しアドレス信号とを映像信号と同期して
切替えるアドレス切替部、６は制御部１から表示メモリ
２にデータを書込み読出すための双方向バッファ、６は
各象限のラスタ色を登録するラスタ色レジスタ、７は表
示メモリ２から読出された表示データとラスタ色レジス
タ６から読出されたラスタ色データを合成し、同期映像
信号を出力する映像合成部、８は映像合成部７からの映
像信号を表示するディスプレイ、９は表示メモリ２に任
意のデータを制御部１からのアクセスを経ずに一斉に書
込む場合のデータを記憶する一斉書込みレジスタ、１０
は制御部１に対し各処理を要求する場合のキー人力部、
１１はキー人力部１０からのキー人力に応じて各種デー
タの送受を行うだめのインターフェース部である。
。第５図において、１は信号処理や各種制御を行なう制
御部、２は表示データを書込み読出すための表示メモリ
、３は映像用同期の各種信号を発生する同期信号発生部
、４は制御部１からのアドレスバスと同期信号発生部３
からの表示読出しアドレス信号とを映像信号と同期して
切替えるアドレス切替部、６は制御部１から表示メモリ
２にデータを書込み読出すための双方向バッファ、６は
各象限のラスタ色を登録するラスタ色レジスタ、７は表
示メモリ２から読出された表示データとラスタ色レジス
タ６から読出されたラスタ色データを合成し、同期映像
信号を出力する映像合成部、８は映像合成部７からの映
像信号を表示するディスプレイ、９は表示メモリ２に任
意のデータを制御部１からのアクセスを経ずに一斉に書
込む場合のデータを記憶する一斉書込みレジスタ、１０
は制御部１に対し各処理を要求する場合のキー人力部、
１１はキー人力部１０からのキー人力に応じて各種デー
タの送受を行うだめのインターフェース部である。
上記の様な構成において、多画面表示を行なう場合、キ
ー人力部１ｏよシ多画面指定を行ないさらに画面情報番
号等を入力すると、制御部１は入力データに応じインタ
ーフェース部１１を介し画面情報を要求する。要求され
た画面情報は、インターフェース部１１を介し制御部１
に入力されデータ処理され、アドレス切替部４が、制御
部１からのアドレス側に切替わっている時に双方向バッ
ファ５を介し表示メモリ２に書込まれ、さらにラスタ色
もラスタ色レジスタ６の象限にあわせ書込まれる。
ー人力部１ｏよシ多画面指定を行ないさらに画面情報番
号等を入力すると、制御部１は入力データに応じインタ
ーフェース部１１を介し画面情報を要求する。要求され
た画面情報は、インターフェース部１１を介し制御部１
に入力されデータ処理され、アドレス切替部４が、制御
部１からのアドレス側に切替わっている時に双方向バッ
ファ５を介し表示メモリ２に書込まれ、さらにラスタ色
もラスタ色レジスタ６の象限にあわせ書込まれる。
表示メモリ２に書込まれている表示データは、アドレス
切替部４が、同期信号発生部３力Ｓらのアドレス側に切
替わっている時に読出され映像合成部７に入力される。
切替部４が、同期信号発生部３力Ｓらのアドレス側に切
替わっている時に読出され映像合成部７に入力される。
又、ラスタ色は、ラスタ色レジスタ６から象限毎にあわ
せ読出され映像合成部アに入力される。
せ読出され映像合成部アに入力される。
映像合成部７は、各入力を合成し映像信号として送出し
ディスプレイ８上に表示する。
ディスプレイ８上に表示する。
この様にして表示される多画面表示例を、第６図に示す
。
。
第６凶で［１Ｊ 、ｒ２Ｊ 、ｒｓＪ 、ｒ４Ｊは、
文字図形が表示される領域、人は「１」の部分を含むラ
スク部、Ｂは「２」の部分を含むラスク部、Ｃは「３」
の部分を含むラスク部、Ｄは「４」の部分を含むラスク
部である。又、表示画面「１」。
文字図形が表示される領域、人は「１」の部分を含むラ
スク部、Ｂは「２」の部分を含むラスク部、Ｃは「３」
の部分を含むラスク部、Ｄは「４」の部分を含むラスク
部である。又、表示画面「１」。
ｒ２Ｊ 、 「３Ｊ 、ｒ４Ｊは、表示順序もその番
号順となる。
号順となる。
ＶＤＳＰ人は縦方向、ＨＤＳＰＡは横方向の文字図形表
示領域を示す。
示領域を示す。
表示画面ｒ１Ｊ 、ｒ２Ｊ 、ｒｓＪ 、ｒ４Ｊ
およびラスタＡ、Ｂ、Ｃ，Ｄをすべて初期状態にする場
合は、ラスタ色レジスタ６のすべての象限に対し初期ラ
スタ色を書込み、一斉書込みレジスタ９の内容を初期デ
ータとし、アドレス切替部４が、同期信号発生部３から
のアドレス信号に切替わっている場合に制御部１により
表示メモリ２を通常の読出しに対し書込みに設定する。
およびラスタＡ、Ｂ、Ｃ，Ｄをすべて初期状態にする場
合は、ラスタ色レジスタ６のすべての象限に対し初期ラ
スタ色を書込み、一斉書込みレジスタ９の内容を初期デ
ータとし、アドレス切替部４が、同期信号発生部３から
のアドレス信号に切替わっている場合に制御部１により
表示メモリ２を通常の読出しに対し書込みに設定する。
このことにより表示読出しのタイミングで、一斉書込み
レジスタ９の初期データが、表示メモリ２に書込まれる
。
レジスタ９の初期データが、表示メモリ２に書込まれる
。
さらに前述の初期データおよびラスタ色レジスタ６の初
期ラスタ色が、映像合成部７で合成され映像信号に変換
されディスプレイ８上に表示される、以上の手順により
表示画面は、視覚上−瞬にして初期画面となる。
期ラスタ色が、映像合成部７で合成され映像信号に変換
されディスプレイ８上に表示される、以上の手順により
表示画面は、視覚上−瞬にして初期画面となる。
発明が解決しようとする問題点
しかしながら、上記の様な構成では、第６図に示した様
な表示を行なっている場合に、「１」が表示されている
部分に５番目の画面表示を行なう場合、「１」の画面の
みを初期セントにするために、「１」の画面に相当する
表示メモリ領域に制御部１からのアクセスによって初期
データを書込まねばならなかった。
な表示を行なっている場合に、「１」が表示されている
部分に５番目の画面表示を行なう場合、「１」の画面の
みを初期セントにするために、「１」の画面に相当する
表示メモリ領域に制御部１からのアクセスによって初期
データを書込まねばならなかった。
このため、全表示画面を一斉に初期化する場合に比べ表
示領域が小さいにもかかわらず多くの処理時間が必要と
なる不都合を生じていた。
示領域が小さいにもかかわらず多くの処理時間が必要と
なる不都合を生じていた。
本発明は、上記問題点に鑑み、多画面表示中に任意の１
画面を初期化する場合の処理速度の高速化を図ることを
目的としている。
画面を初期化する場合の処理速度の高速化を図ることを
目的としている。
問題点を解決するための手段
この目的を達成するために本発明では、多画面表示の各
文字図形表示領域を示す４種の信号を発生する手段、４
種の信号から任意の信号を任意の個数だけ抽出する手段
、抽出した信号と一斉初期化指示信号との合成をとる手
段を有した構成となっている。
文字図形表示領域を示す４種の信号を発生する手段、４
種の信号から任意の信号を任意の個数だけ抽出する手段
、抽出した信号と一斉初期化指示信号との合成をとる手
段を有した構成となっている。
作用
本発明は上記した構成により多画面表示時に任意の画面
を、ソフトウェア処理で遂−表示メモリのアドレスをア
クセスし初期化することなく、表示読出しアドレス信号
により高速に画面の初期化が図れるものである。
を、ソフトウェア処理で遂−表示メモリのアドレスをア
クセスし初期化することなく、表示読出しアドレス信号
により高速に画面の初期化が図れるものである。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の一実施例における倍密表示装置のブ
ロック図を示すものである。
ロック図を示すものである。
尚、第１図で第５図に示す従来例と同一の番号を有する
ものは、同一機能を有するものである。
ものは、同一機能を有するものである。
第１図において、２０は従来例の制御部の機能に加え多
画面表示時に初期化設定する画面を指示可能とした制御
部、２１は従来例に加え文字図形情報領域を示す信号Ｄ
ＳＰを送信可能とした同期信号発生部、２２は初期化す
る画面を設定する初期化画面設定部、２３は多画面表示
時の画面の各々の有効表示領域を示す信号を発生する画
面領域信号発生部、２４は初期化画面設定部２２と画面
領域信号発生部２３から得られる信号と制御部２゜より
出力される表示読出し時に一斉書込みによる初期化を指
示する信号とを合成するだめの合成部である。
画面表示時に初期化設定する画面を指示可能とした制御
部、２１は従来例に加え文字図形情報領域を示す信号Ｄ
ＳＰを送信可能とした同期信号発生部、２２は初期化す
る画面を設定する初期化画面設定部、２３は多画面表示
時の画面の各々の有効表示領域を示す信号を発生する画
面領域信号発生部、２４は初期化画面設定部２２と画面
領域信号発生部２３から得られる信号と制御部２゜より
出力される表示読出し時に一斉書込みによる初期化を指
示する信号とを合成するだめの合成部である。
以上の様に構成された倍密表示装置について説明する。
上記の様な構成において、多画面表示を行なう場合は、
従来例で示した説明と同等に実行される。
従来例で示した説明と同等に実行される。
第６図に示した様な多画面表示がなされている場合、「
１」の画面を更新し「５」の画面とする場合、「２」の
画面を更新し「６」とする場合、「３」の画面を更新し
「７」とする場合、［４Ｊの画面を更新し「８」とする
場合、最終的に画面は第２図の様になるがｒＩＪ 、
ｒ２Ｊ 、ｒ３Ｊ 。
１」の画面を更新し「５」の画面とする場合、「２」の
画面を更新し「６」とする場合、「３」の画面を更新し
「７」とする場合、［４Ｊの画面を更新し「８」とする
場合、最終的に画面は第２図の様になるがｒＩＪ 、
ｒ２Ｊ 、ｒ３Ｊ 。
「４」の画面を順次初期化する場合その度、初期化画面
設定部２２に画面指定を行なう。
設定部２２に画面指定を行なう。
第２図の画面をすべて初期化する場合、初期化画面設定
部２２の全画面を設定する。
部２２の全画面を設定する。
多画面表示の各画面の表示領域を設定するために以下の
処理を行なう。
処理を行なう。
同期信号発生部２１から出力されるＲＡＳｌ。
ＲＡＳ２ 、ＲＡＳ３ 、ＲＡＳ４およびＤＳＰの各信
号は、第３図、第４図に示した表示領域を有効とする信
号である。
号は、第３図、第４図に示した表示領域を有効とする信
号である。
ＲＡＳｌ 、ＲＡＳ２ 、ＲＡＳ３ 、ＲＡＳ４の各信
号は、各々多画面表示時の各ラスク表示部を示す。上の
空白部は、ヘッダラスタ部である。
号は、各々多画面表示時の各ラスク表示部を示す。上の
空白部は、ヘッダラスタ部である。
ＤＳＰ信号は、ヘッダ部を除く文字図形の全表示領域で
ある。
ある。
画面領域信号発生部２３は、ＲＡ Ｓ １ 、ＲＡＳ２
゜ＲＡＳ３およびＲｈ５４の各信号とＤＳＰ信号との各
々の人ＮＩ）信号を取る。
゜ＲＡＳ３およびＲｈ５４の各信号とＤＳＰ信号との各
々の人ＮＩ）信号を取る。
合成部２４は、制御部２０からの一斉初期化指号五ＥＳ
と初期化画面設定部２２および画面領域信号発生部２３
の各出力信号を合成し、一斉初期化が必要な画面の表示
領域のみ一斉書込みレジスタ９の初期データを書込む様
に表示メモリ２に指示信号をあたえる。つまり指示信号
有効時のみ表示メモリ２は表示読出しではなく表示読出
しタイピングで書込みがされる。
と初期化画面設定部２２および画面領域信号発生部２３
の各出力信号を合成し、一斉初期化が必要な画面の表示
領域のみ一斉書込みレジスタ９の初期データを書込む様
に表示メモリ２に指示信号をあたえる。つまり指示信号
有効時のみ表示メモリ２は表示読出しではなく表示読出
しタイピングで書込みがされる。
発明の効果
以上のように本発明によれば、多画面表示時に任意の画
面をソフトウェア処理で遂−表示メモリのアドレスをア
クセスし初期化することなく、表示読出しアドレス信号
により高速に画面の初期化が図れる。
面をソフトウェア処理で遂−表示メモリのアドレスをア
クセスし初期化することなく、表示読出しアドレス信号
により高速に画面の初期化が図れる。
第１図は、本発明の一実施例における倍密表示装置のブ
ロック図、第２図は同前表示画面４枚分がすべて更新さ
れた場合の多画面表示例を示す画面図、第３図は同多画
面表示時の各画面のラスク色表示領域を示す画面図、第
４図は文字図形の表示領域を示す画面図、第６図は従来
例のブロック図、第６図は同４枚目までの画面が表示さ
れた多画面表示例を示す画面図である。 ２・・・・・・表示メモリ、４・・・・・・アドレス切
替部、６・・・・・・双方向バッファ、θ・・・・・・
ラスタ色レジスタ、７・・・・・・映像合成部、８・・
・・・・ディスプレイ、９・・・・・・一斉書込みレジ
スタ、１０・・・・・・キー人力部、１１・・・・・・
インターフェース部、２０・・・・・・制御部、２１・
・・・・・同期信号発生部、２２・・・・・・初期化画
面設定部、２３・・・・・・画面領域信号発生部、２４
・・・・・・合成部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図 第４図
ロック図、第２図は同前表示画面４枚分がすべて更新さ
れた場合の多画面表示例を示す画面図、第３図は同多画
面表示時の各画面のラスク色表示領域を示す画面図、第
４図は文字図形の表示領域を示す画面図、第６図は従来
例のブロック図、第６図は同４枚目までの画面が表示さ
れた多画面表示例を示す画面図である。 ２・・・・・・表示メモリ、４・・・・・・アドレス切
替部、６・・・・・・双方向バッファ、θ・・・・・・
ラスタ色レジスタ、７・・・・・・映像合成部、８・・
・・・・ディスプレイ、９・・・・・・一斉書込みレジ
スタ、１０・・・・・・キー人力部、１１・・・・・・
インターフェース部、２０・・・・・・制御部、２１・
・・・・・同期信号発生部、２２・・・・・・初期化画
面設定部、２３・・・・・・画面領域信号発生部、２４
・・・・・・合成部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図 第４図
Claims (1)
- ビデオテックスやテレテキスト等の文字放送に用いる倍
密表示装置であって、各種データおよび信号を制御する
制御部と、各種映像同期信号を発生する同期信号発生部
と、前記制御部および前記同期信号発生部からのアドレ
ス信号を切替えるアドレス切替部と、表示データを記憶
する表示メモリと、前記制御部から前記表示メモリに対
しデータのアクセスを行なう場合の書込みおよび読出し
のバッファと、前記同期信号発生部からのアドレス信号
で前記表示メモリをアクセスした場合に一斉にメモリ内
容を書替える場合のデータを記憶する一斉書込みレジス
タと、ラスタ色を記憶するラスタ色レジスタと、前記表
示メモリのデータおよび前記ラスタ色レジスタのデータ
を合成し映像信号とする映像合成部と、多画面表示され
た４つの画面の任意の画面を初期化を指示するレジスタ
である初期化画面設定部と、多画面表示時４枚の各画面
の文字図形表示領域を示す信号を発生する画面領域信号
発生部と、前記制御部からの一斉書込みを指示する信号
と前記初期化画面設定部からの信号と前記画面領域信号
発生部からの信号を合成し、一斉書込み中に前記表示メ
モリの多画面表示時の任意の画面に相当するメモリ領域
に対して書込み指示信号を出力する合成部とを具備して
なることを特徴とする倍密表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223023A JP2624234B2 (ja) | 1985-10-07 | 1985-10-07 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223023A JP2624234B2 (ja) | 1985-10-07 | 1985-10-07 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282791A true JPS6282791A (ja) | 1987-04-16 |
| JP2624234B2 JP2624234B2 (ja) | 1997-06-25 |
Family
ID=16791623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223023A Expired - Lifetime JP2624234B2 (ja) | 1985-10-07 | 1985-10-07 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624234B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01303985A (ja) * | 1988-06-01 | 1989-12-07 | Matsushita Electric Ind Co Ltd | 文字図形情報表示装置 |
| JPH01305682A (ja) * | 1988-06-02 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 文字放送受信装置 |
| JPH0530491A (ja) * | 1991-07-22 | 1993-02-05 | Fujitsu General Ltd | マルチ画面文字放送受信機 |
-
1985
- 1985-10-07 JP JP60223023A patent/JP2624234B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01303985A (ja) * | 1988-06-01 | 1989-12-07 | Matsushita Electric Ind Co Ltd | 文字図形情報表示装置 |
| JPH01305682A (ja) * | 1988-06-02 | 1989-12-08 | Matsushita Electric Ind Co Ltd | 文字放送受信装置 |
| JPH0530491A (ja) * | 1991-07-22 | 1993-02-05 | Fujitsu General Ltd | マルチ画面文字放送受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2624234B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3259259B2 (ja) | マルチメディア・ワークステーションにおける選択情報保護装置 | |
| US5254984A (en) | VGA controller for displaying images having selective components from multiple image planes | |
| JPH0792661B2 (ja) | イメージ表示装置 | |
| JPH079569B2 (ja) | ディスプレイコントローラ及びそれを用いた図形表示装置 | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPH01296879A (ja) | 文字多重放送受信装置 | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| JPH07105914B2 (ja) | 画像出力制御装置 | |
| JPS6282791A (ja) | 倍密表示装置 | |
| JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JP3862976B2 (ja) | 表示機構 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JPS63680A (ja) | マルチウインドウ表示装置 | |
| JPH0633496Y2 (ja) | シュミレータ装置 | |
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| KR100284179B1 (ko) | 브이지에이모드의 그래픽 데이타 변환장치 | |
| JPS6350893A (ja) | 表示制御回路 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPH06274155A (ja) | 画像の合成表示装置 | |
| JPH11184450A (ja) | 画像処理装置 | |
| JPH021889A (ja) | 表示装置 | |
| JPH0233622A (ja) | ディスプレイ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |