JPS6279497A - デイスプレイにおける表示デ−タ優先制御装置 - Google Patents
デイスプレイにおける表示デ−タ優先制御装置Info
- Publication number
- JPS6279497A JPS6279497A JP60220784A JP22078485A JPS6279497A JP S6279497 A JPS6279497 A JP S6279497A JP 60220784 A JP60220784 A JP 60220784A JP 22078485 A JP22078485 A JP 22078485A JP S6279497 A JPS6279497 A JP S6279497A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- display
- image information
- frame memory
- priority control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子計算機等の表示端末として使用されるデ
ィスプレイ装置特に、複数の画像情報を重量して表示す
るための表示データ優先制御装置に関するものである。
ィスプレイ装置特に、複数の画像情報を重量して表示す
るための表示データ優先制御装置に関するものである。
以下、説明の便宜上ディスプレイ装置としてＣＲＴディ
スプレイ装置を例にとって述べる。
スプレイ装置を例にとって述べる。
この種のＣＲＴディスプレイ装置の画像情報の格納及び
ビデオ信号への変換回路は第３図に示すようなもので、
（１２が画像情報を格納するフレームメモリ、（２）が
フレームメモリから読み出したデータをディジタル／ア
ナログ変換するＤ／Ａコンバータである。Ｄ／Ａコンバ
ータ（２）はＲ（赤）、Ｇ（緑）。
ビデオ信号への変換回路は第３図に示すようなもので、
（１２が画像情報を格納するフレームメモリ、（２）が
フレームメモリから読み出したデータをディジタル／ア
ナログ変換するＤ／Ａコンバータである。Ｄ／Ａコンバ
ータ（２）はＲ（赤）、Ｇ（緑）。
Ｂ（青）各々ｎビットのディジタル値の入力を得ること
により２ 色のカラー表現が可能である。
により２ 色のカラー表現が可能である。
第４図はフレームメモリ（１）とＤ／Ａコンバータ（２
）トの間にカラーマツプテーブル（３）を設けた例で、
この場合は、同時表示色２Ｐ色、カラーパレット２３ｎ
色である。
）トの間にカラーマツプテーブル（３）を設けた例で、
この場合は、同時表示色２Ｐ色、カラーパレット２３ｎ
色である。
以上のような基本構成に対し、複数の画像情報を重畳し
て表示することのできるＣＲＴディスプレイ装置の例を
第５図及び第６図に示す。第５図において（１ａ）、（
１ｂ）、（Ｉｅ）、（１ｄ）は画像情報を格納するフレ
ームメモリで、この例では４種の画像情報を重畳して表
示することのできる例を示している。（２ａ）、（２ｂ
）、（２ｃ）はモニタテレビに対してビデオ信号を与え
るためのＤ／ムコンバータで各々Ｒ，Ｇ、Ｂに対応して
いる。（４ａ）、（４ｂ）、（４ｃ）は各々、フレーム
メモリ（１ａ）、（Ｉｂ）、（Ｉｃ）の出力を監視し、
情報があるかないかを検出し、情報のある場合にはイン
ヒビット信号を発生する情報有無検出回路、 （５ｂ）
、（５ｃ）、（５ｄ）は各々フレームメモリ（１ｂ）、
（１ｃ） 、（１ｄ）の出力に対し上記インヒビット信
号によって出力データをインヒビットスルＡ Ｎ Ｄ
回路、 （６）ハＡ Ｎ Ｄ 回路（５ｂ）、（５ｃ）
、（ｓｊ）の後段に設けられたＱＲ回路で、この出力が
Ｄ／Ａコンバータ（２ａ）、（２ｂ）、（２ｃ）に入力
される。一方、第６図はカラーマツプテーブル（３）を
設けた例で、この場合は各画像情報を格納するフレーム
メモリ（１ａ）、（１ｂ）、（Ｉｃ）、（１ａ）の出力
全てがカラーマツプテーブル（３）のアドレスとして入
力され、該カラーマツプテーブル（３）のデータ出力が
、Ｒｊ ＧＩＢに対応したＤ／Ａコンバータ（２ａ）
、（２ｂ）、（２ｃ）へ入力される。
て表示することのできるＣＲＴディスプレイ装置の例を
第５図及び第６図に示す。第５図において（１ａ）、（
１ｂ）、（Ｉｅ）、（１ｄ）は画像情報を格納するフレ
ームメモリで、この例では４種の画像情報を重畳して表
示することのできる例を示している。（２ａ）、（２ｂ
）、（２ｃ）はモニタテレビに対してビデオ信号を与え
るためのＤ／ムコンバータで各々Ｒ，Ｇ、Ｂに対応して
いる。（４ａ）、（４ｂ）、（４ｃ）は各々、フレーム
メモリ（１ａ）、（Ｉｂ）、（Ｉｃ）の出力を監視し、
情報があるかないかを検出し、情報のある場合にはイン
ヒビット信号を発生する情報有無検出回路、 （５ｂ）
、（５ｃ）、（５ｄ）は各々フレームメモリ（１ｂ）、
（１ｃ） 、（１ｄ）の出力に対し上記インヒビット信
号によって出力データをインヒビットスルＡ Ｎ Ｄ
回路、 （６）ハＡ Ｎ Ｄ 回路（５ｂ）、（５ｃ）
、（ｓｊ）の後段に設けられたＱＲ回路で、この出力が
Ｄ／Ａコンバータ（２ａ）、（２ｂ）、（２ｃ）に入力
される。一方、第６図はカラーマツプテーブル（３）を
設けた例で、この場合は各画像情報を格納するフレーム
メモリ（１ａ）、（１ｂ）、（Ｉｃ）、（１ａ）の出力
全てがカラーマツプテーブル（３）のアドレスとして入
力され、該カラーマツプテーブル（３）のデータ出力が
、Ｒｊ ＧＩＢに対応したＤ／Ａコンバータ（２ａ）
、（２ｂ）、（２ｃ）へ入力される。
なお第５図及び第６図は重畳して表示したい画像情報の
種類が４徨類の場合について示している。
種類が４徨類の場合について示している。
次に動作について説明する。各フレームメモリ（１ａ）
、（１ｂ）、（１ｃ）、（１ａ）はＣＲＴディスプレイ
装置管面上に表示されるべき画像をドツト単位に色情報
若しくは輝度情報として格納しており、該色情報を表わ
すために、フレームメモリ（Ｉａ）、（１ｂ）。
、（１ｂ）、（１ｃ）、（１ａ）はＣＲＴディスプレイ
装置管面上に表示されるべき画像をドツト単位に色情報
若しくは輝度情報として格納しており、該色情報を表わ
すために、フレームメモリ（Ｉａ）、（１ｂ）。
（１ｃ）＃（１（１）は各々ｐビット、ｑビット、ｒビ
ット、８ビツトのデータを出力する。フレーふメモリ（
ｌＩ！Ｌ）、（１ｂ）＃（ｌｃ）の出力データは各々、
情報有無検出回路（４ａ）、（４ｂ）、（４ｃ）によっ
て情報の有無が調べられ情報が有るときには、インヒビ
ット信号を出力する。例えばフレームメモリ（１ａ）の
場合、そのデータ出力のｐビットのうちいずれかのビッ
トに°１“が立っていればデータ有りとみなして、情報
有無検出回路（４ａ）よりインヒビット信号が出力され
る。
ット、８ビツトのデータを出力する。フレーふメモリ（
ｌＩ！Ｌ）、（１ｂ）＃（ｌｃ）の出力データは各々、
情報有無検出回路（４ａ）、（４ｂ）、（４ｃ）によっ
て情報の有無が調べられ情報が有るときには、インヒビ
ット信号を出力する。例えばフレームメモリ（１ａ）の
場合、そのデータ出力のｐビットのうちいずれかのビッ
トに°１“が立っていればデータ有りとみなして、情報
有無検出回路（４ａ）よりインヒビット信号が出力され
る。
ＡＮＤ回路（ｓｂ） 、 （５ｃ ） 、 （５ｄ）は
、フレームメモリ（Ｉｂ）、（１ｃ）、（１）の出力デ
ータの各ビットを２図示のようにインヒビット信号にて
、インヒビットするように動作する。例えばＡＮＤ回路
（５Ｃ）は、情報有無検出回路（４ａ）及び（４ｂ）の
出力信号によってフレームメモリ（１Ｃ）の出力データ
ｒビットの各々をインヒビットする。従ってフレームメ
モリ（１Ｃ）の出力にデータが存在してモ、フレームメ
モリ（１ａ）またはフレームメモリ（１ｂ）にデータが
存在すれば、ＡＮＤ回路（５Ｃ）の出力はその全てのビ
ットが ０ となる。このようにこの図の例ではフレー
ムメモリ（１ａ）の優先度が最も高く、以下、 （１ｂ
）、（Ｉｃ）、（１４）の順に優先度は低くなる。ＱＲ
回路（６）にて各画像情報の表示データの各ビット毎の
論理和がとられ、＆先度の最も高い画像情報が選択、決
定され次段のＤ／Ａコンバータ（２ａ）、（２ｂ）、（
２ｃ）への入力となる。この例における優先制御のため
の回路規模は。
、フレームメモリ（Ｉｂ）、（１ｃ）、（１）の出力デ
ータの各ビットを２図示のようにインヒビット信号にて
、インヒビットするように動作する。例えばＡＮＤ回路
（５Ｃ）は、情報有無検出回路（４ａ）及び（４ｂ）の
出力信号によってフレームメモリ（１Ｃ）の出力データ
ｒビットの各々をインヒビットする。従ってフレームメ
モリ（１Ｃ）の出力にデータが存在してモ、フレームメ
モリ（１ａ）またはフレームメモリ（１ｂ）にデータが
存在すれば、ＡＮＤ回路（５Ｃ）の出力はその全てのビ
ットが ０ となる。このようにこの図の例ではフレー
ムメモリ（１ａ）の優先度が最も高く、以下、 （１ｂ
）、（Ｉｃ）、（１４）の順に優先度は低くなる。ＱＲ
回路（６）にて各画像情報の表示データの各ビット毎の
論理和がとられ、＆先度の最も高い画像情報が選択、決
定され次段のＤ／Ａコンバータ（２ａ）、（２ｂ）、（
２ｃ）への入力となる。この例における優先制御のため
の回路規模は。
情報有無検出回路（４ａ）がｐ入力ＮｏＲ，（４ｂ）が
ｑ入力Ｎ Ｏａ ｍ （４ｃ）がｒ入力ＮＯＲ、またＡ
ＮＤ回路（５ｂ）がｑヶの２人力ＡＮ Ｄ 、 （５Ｃ
）がｒヶの３人力ＡＮＤ、（５ａ）がεヶの４人力ＡＮ
Ｄ。
ｑ入力Ｎ Ｏａ ｍ （４ｃ）がｒ入力ＮＯＲ、またＡ
ＮＤ回路（５ｂ）がｑヶの２人力ＡＮ Ｄ 、 （５Ｃ
）がｒヶの３人力ＡＮＤ、（５ａ）がεヶの４人力ＡＮ
Ｄ。
またＱＲ回路（６）については、ｐ＞ｑ＞ｒ＞８とする
と、（ｑ−ｒ）ケの２人力ＱＲ，（ｒ−ｓ）ケの３人力
ＱＲ、ａヶの４人力ＱＲが必要となる。
と、（ｑ−ｒ）ケの２人力ＱＲ，（ｒ−ｓ）ケの３人力
ＱＲ、ａヶの４人力ＱＲが必要となる。
第６図にはカラーマツプテーブル（３）をもった場合の
匿先制御の従来例を示している。この例ではフレームメ
モリ（１ａ）、（Ｉｂ）、（ＩＣ）、（１ａ）の全ての
出力データを連結してカラーマツプテーブル（３）のア
ドレスとする。カラーマツプテーブル（３）のカラーデ
ータはフレームメモリ（１ａ）、（１ｂ）、（１ｃ）。
匿先制御の従来例を示している。この例ではフレームメ
モリ（１ａ）、（Ｉｂ）、（ＩＣ）、（１ａ）の全ての
出力データを連結してカラーマツプテーブル（３）のア
ドレスとする。カラーマツプテーブル（３）のカラーデ
ータはフレームメモリ（１ａ）、（１ｂ）、（１ｃ）。
（１ｄ）の優先度を考慮して、優先度の高いフレームメ
モリの出力がある場合は、それより低い優先度のフレー
ムメモリの出力があっても、それを無視するように作ら
れる。この例における優先制御のための回路規模はカラ
ーマツプテーブル（３）だけだが、そのアドレス入力は
（ｐ＋ｑ＋ｒ＋ｇ）となり、３ｎビツト長 ２（ｐ＋ｑ
＋ｒ＋ｓ）の各国のカラーマツプテーブル用メモリが必
要となる。
モリの出力がある場合は、それより低い優先度のフレー
ムメモリの出力があっても、それを無視するように作ら
れる。この例における優先制御のための回路規模はカラ
ーマツプテーブル（３）だけだが、そのアドレス入力は
（ｐ＋ｑ＋ｒ＋ｇ）となり、３ｎビツト長 ２（ｐ＋ｑ
＋ｒ＋ｓ）の各国のカラーマツプテーブル用メモリが必
要となる。
従来のものにおいては、複数画像情報のための優先制御
装置は以上のように構成されているので。
装置は以上のように構成されているので。
第５図の例においては非常に多くのＡＮＤ、及びＯＲゲ
ートを投入する必要があるため、その回路規模が犬きく
なり、また２画［象の優先度も固定にしなければならな
いなどの問題点があった。一方策６図の例においては、
カラーマツプテーブルのアドレスが極端に増大し、特に
高速性を要求されるカラーマツプテーブルの構成そのも
のが困難になるため２表示色を減らす必要があるなどの
問題点があった。
ートを投入する必要があるため、その回路規模が犬きく
なり、また２画［象の優先度も固定にしなければならな
いなどの問題点があった。一方策６図の例においては、
カラーマツプテーブルのアドレスが極端に増大し、特に
高速性を要求されるカラーマツプテーブルの構成そのも
のが困難になるため２表示色を減らす必要があるなどの
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、比較的小規模な回路で優先制御を行えるとと
もに、必要に応じ画像の優先度も可変にすることのでき
る装置を提供することを目的とする。
たもので、比較的小規模な回路で優先制御を行えるとと
もに、必要に応じ画像の優先度も可変にすることのでき
る装置を提供することを目的とする。
この発明に係る優先制御装置は複数のフレームメモリの
出力段にトライステートゲートを設け。
出力段にトライステートゲートを設け。
別に設けられた優先制御回路にトライステートゲートの
オンオフ制御を行わせ使めることにより画像情報のデー
タをバス化するとともに、必要に応じ優先制御回路に対
し外部よりフレームメモリの５優先度を決める手段を設
け、さらに、優先制御回路がいずれか１つのトライステ
ートゲートをオンする時に、どのトライステートゲート
をオンしたかを示す情報識別信号をデータバス上にドラ
イブするようにしたものである。
オンオフ制御を行わせ使めることにより画像情報のデー
タをバス化するとともに、必要に応じ優先制御回路に対
し外部よりフレームメモリの５優先度を決める手段を設
け、さらに、優先制御回路がいずれか１つのトライステ
ートゲートをオンする時に、どのトライステートゲート
をオンしたかを示す情報識別信号をデータバス上にドラ
イブするようにしたものである。
この発明における優先制御装置は２画像情報データをバ
ス化し、別に設けた優先制御回路が、このバスに対しい
ずれの画像情報をドライブするかを決定する。さらに該
優先制御回路から画像情報識別信号を上記バスにドライ
ブさせ、後段にカラーマツプテーブルを設けた場合には
、各画像情報ごとの表示色の設定を可能なら使める。
ス化し、別に設けた優先制御回路が、このバスに対しい
ずれの画像情報をドライブするかを決定する。さらに該
優先制御回路から画像情報識別信号を上記バスにドライ
ブさせ、後段にカラーマツプテーブルを設けた場合には
、各画像情報ごとの表示色の設定を可能なら使める。
以下、この発明の一実施例を図について説明する。第１
図において（１ａ）、（１ｂ）、（１ｃ）、（１ｄ）は
フレームメモリ、（力は上記フレームメモリの出力デー
タの全てを入力とし、いずれのフレームメモリからの画
像情報を優先するかを決定する優先制御回路、 （８ａ
）、（８ｂ）、（８ｃ）、（８ｄ）は各フレームメモリ
の後段に設けられたドライステートゲ−）、＋９）は該
トライステートゲートによりドライブされる画像データ
バス、（３）は該データバスをアドレス入力とするカラ
ーマツプテーブル、（２ａ）、（２ｂ）。
図において（１ａ）、（１ｂ）、（１ｃ）、（１ｄ）は
フレームメモリ、（力は上記フレームメモリの出力デー
タの全てを入力とし、いずれのフレームメモリからの画
像情報を優先するかを決定する優先制御回路、 （８ａ
）、（８ｂ）、（８ｃ）、（８ｄ）は各フレームメモリ
の後段に設けられたドライステートゲ−）、＋９）は該
トライステートゲートによりドライブされる画像データ
バス、（３）は該データバスをアドレス入力とするカラ
ーマツプテーブル、（２ａ）、（２ｂ）。
（２ｃ）は各々Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応す
るＤ／Ａコンバータである。本図においてはカラーマツ
プテーブル（３）を設けた例を示したが、なくてもよい
。また第２図は第１図における画像データバス（９）上
に現われるデータを示したもので。
るＤ／Ａコンバータである。本図においてはカラーマツ
プテーブル（３）を設けた例を示したが、なくてもよい
。また第２図は第１図における画像データバス（９）上
に現われるデータを示したもので。
αυはフレームメモリ（Ｉａ）が、 ａ’ａはフレーム
メモリ（１ｂ）が、αｊはフレームメモリ（１Ｃ）が、
（４１はフレームメモリ（１ｄ）がそれぞれ選択された
場合のデータを示す。
メモリ（１ｂ）が、αｊはフレームメモリ（１Ｃ）が、
（４１はフレームメモリ（１ｄ）がそれぞれ選択された
場合のデータを示す。
次に動作につき説明する。第１図において各フレームメ
モリからの画像データは、全て優先制御回路（７）に入
力され、各フレームメモリの情報の有無が調べられる。
モリからの画像データは、全て優先制御回路（７）に入
力され、各フレームメモリの情報の有無が調べられる。
優先制御回路（７）は、あらかじめ指定された画像の優
先度と、上記情報の有無の判定の結果から、どの画像を
データバス（９）にドライブするかを決定し、ドライス
テートゲ−）（８ａ）。
先度と、上記情報の有無の判定の結果から、どの画像を
データバス（９）にドライブするかを決定し、ドライス
テートゲ−）（８ａ）。
（８ｂ）、（８ｃ） 、（８（１）のいずれか１つをオ
ンとする。
ンとする。
これによって次段のカラーマツプテーブル（３）へは。
フレームメモリ（１ａ）、（１ｂ）、（１ｃ）、（１ｄ
）のうちのいずれか１つの画像情報が入力される。第１
図では画像情報の種類が４種類の場合を示したが、一般
的に、これをＮ種類として、優先制御回路（７）が表示
画像の選択をする１つの例は下記の如くに行われる。
）のうちのいずれか１つの画像情報が入力される。第１
図では画像情報の種類が４種類の場合を示したが、一般
的に、これをＮ種類として、優先制御回路（７）が表示
画像の選択をする１つの例は下記の如くに行われる。
即ちフレームメモリ１の優先度が最も高く、以下２，３
・・・・・・Ｎの順に優先度が低いものとして。
・・・・・・Ｎの順に優先度が低いものとして。
フレームメモリ１（１≦１≦Ｎ）の情報が選択されるの
は、フレームメモリ１からフレームメモリ（１−１）の
情報が全て Ｏの場合である。この例では、優先度があ
らかじめ決められている場合を示しているが、優先制御
回路（７）に対して、外部から優先度を決定する手段を
提供することにより。
は、フレームメモリ１からフレームメモリ（１−１）の
情報が全て Ｏの場合である。この例では、優先度があ
らかじめ決められている場合を示しているが、優先制御
回路（７）に対して、外部から優先度を決定する手段を
提供することにより。
優先度を可変にすることは、簡単な組み合わせ回路にて
実現できる。外部からの優先度決定方法としては、優先
制御回路（７）に直接外部からの優先度情報を与える手
段を提供する方法のみならず、フレームメモリ内に該情
報を含ませておく方法であってもよい。
実現できる。外部からの優先度決定方法としては、優先
制御回路（７）に直接外部からの優先度情報を与える手
段を提供する方法のみならず、フレームメモリ内に該情
報を含ませておく方法であってもよい。
カラーマツプテーブル（３）の効果は従来通りカラーパ
レットの中から表示色を指定できるという効果があるが
２重畳したい各画像情報ごとに９表示色を定義するため
に、優先制御回路（７）は画像情報識別信号もドライブ
する。即ちいずれのフレームメモリが選択されたかとい
う情報を２画像情報に連結してデータバス（９）にドラ
イブする。この様子を示したものが第２図であって９図
の「ｔ」と示した部分がこれに対応する。第２図では各
フレームメモリからの出力データピット長がｐ＞ｑ＞ｒ
〉Ｓの場合を示しており、結局データバス長りはｐ ＋
１となる。上記識別信号は２画像情報の種類≦２′と
なる最小のｔのビット長をもつ。
レットの中から表示色を指定できるという効果があるが
２重畳したい各画像情報ごとに９表示色を定義するため
に、優先制御回路（７）は画像情報識別信号もドライブ
する。即ちいずれのフレームメモリが選択されたかとい
う情報を２画像情報に連結してデータバス（９）にドラ
イブする。この様子を示したものが第２図であって９図
の「ｔ」と示した部分がこれに対応する。第２図では各
フレームメモリからの出力データピット長がｐ＞ｑ＞ｒ
〉Ｓの場合を示しており、結局データバス長りはｐ ＋
１となる。上記識別信号は２画像情報の種類≦２′と
なる最小のｔのビット長をもつ。
画像情報の具体例としては、フレームメモリ１がテキス
ト、フレームメモリ２がグラフィック。
ト、フレームメモリ２がグラフィック。
フレームメモリ３がカメラ入力からの映像、フレームメ
モリ４が背景面などの応用が考えられる。
モリ４が背景面などの応用が考えられる。
上記のような構成においては、優先制御回路は従来例で
示した第５図の情報有無検出回路（４）と同じ規模で実
現できるが、第５図に示したＡＮＤ回路（５）やＱＲ回
路（６）を設ける必要がなく、かわりに第１図に示すト
ライステートゲート（８）を設けるのみでよい。またカ
ラーマツプテーブルによる第６図の例と比較してもその
アドレス入力はＬ （−ｔ＋ｐ ）で済み、その容量を
少なくできる。
示した第５図の情報有無検出回路（４）と同じ規模で実
現できるが、第５図に示したＡＮＤ回路（５）やＱＲ回
路（６）を設ける必要がなく、かわりに第１図に示すト
ライステートゲート（８）を設けるのみでよい。またカ
ラーマツプテーブルによる第６図の例と比較してもその
アドレス入力はＬ （−ｔ＋ｐ ）で済み、その容量を
少なくできる。
なお第１図の例ではフレームメモリの種類が４種類の場
合を示しているが、何種類であってもよい。またカラー
マツプテーブル（３）を設けなくても。
合を示しているが、何種類であってもよい。またカラー
マツプテーブル（３）を設けなくても。
データバス）９）から直接Ｄ／Ａコンバータ（２）へ画
像情報を入力してもよい。
像情報を入力してもよい。
以上のように、この発明によれば、従来のＡＮＤとＱＲ
回路による重畳画像の優先制御のかわりにトライステー
トゲートを用いて画像データをバス化して優先制御を行
うようにしたので９回路規模を小さくすることができる
だけでなく９画像の優先度を簡単に可変とでき、またカ
ラーマツプテーブルのアドレス入力も最適に出来るとい
う効果が得られる。
回路による重畳画像の優先制御のかわりにトライステー
トゲートを用いて画像データをバス化して優先制御を行
うようにしたので９回路規模を小さくすることができる
だけでなく９画像の優先度を簡単に可変とでき、またカ
ラーマツプテーブルのアドレス入力も最適に出来るとい
う効果が得られる。
第１図はこの発明の一実施例を示す図、第２図は第１図
に示したものにおける画像データバス上のデータを示す
図、第３図は従来装置の基本的構成の一例を示す図、第
４図は従来装置の基本的構成の他の例を示す図、免５図
は第３図に示したものの具体的構成を示す図、第６図は
第４図に示したものの具体的構成を示す図である。 図において、（ＩＪ〜（４）はフレームメモリ、 （２
，）〜（２Ｃ）はＤ／Ａコ／バータ、（３）はカラーマ
ツプテーブル、（７）は優先制御回路、 （８ａ）〜（
８ｄ）はトライステートゲート、（９）は画像データバ
スである。 図中同一符号は同−或いは相当部分を示す。
に示したものにおける画像データバス上のデータを示す
図、第３図は従来装置の基本的構成の一例を示す図、第
４図は従来装置の基本的構成の他の例を示す図、免５図
は第３図に示したものの具体的構成を示す図、第６図は
第４図に示したものの具体的構成を示す図である。 図において、（ＩＪ〜（４）はフレームメモリ、 （２
，）〜（２Ｃ）はＤ／Ａコ／バータ、（３）はカラーマ
ツプテーブル、（７）は優先制御回路、 （８ａ）〜（
８ｄ）はトライステートゲート、（９）は画像データバ
スである。 図中同一符号は同−或いは相当部分を示す。
Claims (3)
- （１）複数の画像情報を表示するものにおいて、画像情
報を格納するフレームメモリの出力段にトライステート
ゲートを設け、画像データ線をバス化し、このバスにい
ずれの画像情報をドライブすべきかを制御する優先制御
回路を具備することを特徴とするディスプレイにおける
表示データ優先制御装置。 - （２）優先制御回路には、外部より各画像情報の優先度
が与えられ、優先制御回路はこの優先度に従つて表示デ
ータの優先度を可変とするように構成したことを特徴と
する特許請求の範囲第１項記載のディスプレイにおける
表示データ優先制御装置。 - （３）優先制御回路は表示データの優先度を決定した後
、画像データ線に、画像情報ドライブするとともに上記
画像情報に対する識別信号をドライブすることを特徴と
する特許請求の範囲第１項記載のディスプレイにおける
表示データ優先制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220784A JPS6279497A (ja) | 1985-10-03 | 1985-10-03 | デイスプレイにおける表示デ−タ優先制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220784A JPS6279497A (ja) | 1985-10-03 | 1985-10-03 | デイスプレイにおける表示デ−タ優先制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6279497A true JPS6279497A (ja) | 1987-04-11 |
Family
ID=16756518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60220784A Pending JPS6279497A (ja) | 1985-10-03 | 1985-10-03 | デイスプレイにおける表示デ−タ優先制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6279497A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242690A (ja) * | 1990-02-20 | 1991-10-29 | Fujitsu Ten Ltd | 色画像表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603696A (ja) * | 1983-06-22 | 1985-01-10 | 富士電機株式会社 | 画面の重ね合せ装置 |
-
1985
- 1985-10-03 JP JP60220784A patent/JPS6279497A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603696A (ja) * | 1983-06-22 | 1985-01-10 | 富士電機株式会社 | 画面の重ね合せ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242690A (ja) * | 1990-02-20 | 1991-10-29 | Fujitsu Ten Ltd | 色画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772881A (en) | Pixel mapping apparatus for color graphics display | |
| JPH0222957B2 (ja) | ||
| JPS59229595A (ja) | 表示駆動回路 | |
| JPH07168752A (ja) | ディスプレイメモリ構成体 | |
| JPH08248932A (ja) | データ・ストリーム中の混合された映像画素データ形式の識別法 | |
| US20060050034A1 (en) | Apparatus for controlling color liquid crystal display and method thereof | |
| JPS6279497A (ja) | デイスプレイにおける表示デ−タ優先制御装置 | |
| JPH10302054A (ja) | フレームバッファメモリ | |
| JPS6398693A (ja) | デイジタル表示システム | |
| JPS59178493A (ja) | 多色情報表示装置 | |
| JPS6292070A (ja) | 画像デ−タの記憶方式 | |
| JP3017003B2 (ja) | 画像処理装置 | |
| JPS63199395A (ja) | カラ−表示装置 | |
| JPH0224783A (ja) | 画像表示装置 | |
| JPS63286891A (ja) | 画像表示制御装置 | |
| JPS6228794A (ja) | Ｃｒｔ表示装置 | |
| JPH03233597A (ja) | 描画制御装置 | |
| JPS6083082A (ja) | 複数画像の同時表示方法 | |
| JPS63306490A (ja) | ウインドバックカラ−発生装置 | |
| JPH02310588A (ja) | 画像信号処理装置 | |
| JPS60200289A (ja) | 色信号変換装置 | |
| JPS63188190A (ja) | マルチウインドウ制御装置 | |
| JPH02134685A (ja) | デイスプレイ装置 | |
| JPH0497390A (ja) | 表示装置 | |
| JPS62232688A (ja) | 画像処理装置 |