JPS6278798A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、記憶装置の情報読出回路に係わり、特に、記
憶素子に記憶されている情報へのアクセスタイムの短縮
を図った情報読出回路に関する。

〔従来技術〕

第２図は従来の記憶装置を示す電気回路図であＬ　１は
交叉接続された１対のマルチエミッタ壓バイポーラトラ
ンジスタを含む記憶セルであり、各マルチエミッタトラ
ンジスタのベースは、並列に配設された抵抗とダイオー
ドとを介してワードライン２に接続されており、ワード
ライン２はワード選択回路に駆動されるトランジスタ３
に接続されている。マルチエミッタトランジスタの１つ
のエミッタは、ディジット線４〜７に接続されており、
ディジット線４〜７は電源ＶＣＣとディジット線切換回
路８との間に延在しており、ディジット線切換回路８は
ディジット線選択回路９により駆動される。各ディジッ
ト線４〜７は読出し参照回路１０を構成する読出し制御
トランジスタ１１〜１４の各エミッタに接続されており
、読出し制御トランジスタ１１−１４のベースには所定
の定電圧を発生する参照電圧発生回路１５に接続されて
いる。読出し参照回路１０と電源ＶＣＣの間にはセンス
アンプ回路１６が介装されており、このセンスアンプ回
路１６はノードＶＳ　とｖＳとの電位に基き選択された
記憶セルｌに記憶されていた二値情報を判別して外部に
出力するものである。

かかる従来の記憶装置にあっては、第３図に示されてい
るように、前回の読み出しサイクルで選択され、すでに
記憶されていた情報の読み出された記憶セル１のベース
電圧は破線ｂｌ　Ｉ　ｌ）！で示されているように上昇
するのに対し、今回の読み出しサイクルで選択された記
憶セル１のペース電圧は実線ｒ１＋ｒ２で示されている
ように下降する。

そして、低い方のペース電圧ＶＢが読出し参照回路１０
の参照電圧ｖＲに近づくとディジット線５を流れる電流
が減少し始め、ベース電圧ＶＢが参照電圧ｖＲを越える
ころには（時刻ｔｘ）ノードｖＳとｖｉとは等電位にな
り、センスアンプ回路１６はこれらノードｖ８とｖｉと
の電位に基き、アクセスされた記憶セル１が記憶してい
九二値情報を判別する。

〔発明の解決しようとする問題点〕

上記従来例では、アクセスされた記憶セルの低い方のペ
ース電圧ｖｉが参照電圧ｖＲを越えて下降したときセン
スアンプ回路１６が二値情報の判別を行なうので、参照
電圧ｖＲを可及的にベース電圧ｖｉに近ずけておけば、
記憶セル１へのアクセス開始からセンスアンプ回路１６
による情報の判別終了までの時間を短縮できるのである
が、参照電圧ｖＲとベース電圧ｖｉとの電圧差を減少さ
せることは、ノイズマージンの減少ともなり、しかも、
製造工程中の浅々のバラつきによりバイポーラトランジ
スタの特性に個別差があるので、誤動作が生じるおそれ
があるという問題点があった。

〔問題点を解決するための手段〕

本発明は、記憶セルへのアクセス開始を検知手段にて検
知し、参照電圧と記憶ノードの電圧との電圧差を参照電
圧変更手段によシ変更させるようにしたことを要旨とす
る。

〔実施例〕

第１図は本発明の一実施例を示す電気回路図であり、従
来例と同一構成部分には、同一符号のみ付し詳細な説明
は省略する。２１は検知手段としてのセル選択切換検出
回路であり、２２はセル選択切換検出回路２１の出力に
より読出し制御トランジスタ１１〜１４のベースに印加
する参照電圧ｖＲを変化させる参照電圧発生回路である
。これらセル選択切換検出回路２１と参照電圧発生回路
２２との具体的回路構成が第４図に示されており、セル
選択切換回路２１は、センスアンプ回路１６の負荷抵抗
２３．２４出力側にそれぞれ接続された１対のバイポー
ラトランジスタから成る差動増幅器２５を見え、差動増
幅器２５の出力Ｑ、Ｑをエミッタドツト電位差が生じる
とき高レベルになり、電位差が減少すると低レベルに移
行する出力を得ている。参照電圧発生回路２２はセル選
択切換検出回路２１の出力に基き読出し制御トランジス
タ１１〜１４のベースに異る電圧の参照電圧を印加する
。

すなわち、第５図に示されているように、アクセスされ
た記憶セルのベース電圧ｖＢ　１６が下降し始める前に
は、ノード■ｓ　、ｖｉの電圧差は大きく、シたがって
、セル選択切換回路２１は高レベル信号を出力し、これ
に基き参照電圧発生回路２２は参照電圧ｖＲをベース電
圧ＶＭに対し一定電圧だけ低く設定している。しかしな
がら、アクセスが開始され、ノードｖｓ　、７丁の電圧
差が減少し始めると、セル選択切換回路２１は低レベル
信号を出力し、これに伴い参照電圧ｖＲは上昇し始める
。その結果、ペース電圧ＶＢ＋ＶＢが下降し始めると、
ベース電圧Ｖ；は直ちに参照電圧ｖＲと交叉し、センス
アンプ回路１６による判別が始まる。センスアンプ回路
１６の判別終了後、ノードｖＳＩＶ８の電圧差が開くと
、参照電圧も再び下降する。

〔効　果〕

以上説明してきたように、本発明によれば、記憶セルへ
のアクセス開始を検知すると参照電圧を変化させるよう
にしたので、記憶セルへのアクセス開始から情報の判別
までに要する時間を短縮でき、しかも、アクセスされて
いないときのノイズマージンを大きくでき誤動作も防止
できるという効果が得られる。

【図面の簡単な説明】

第１図は一笑施例の電気回路図、第２図は従来例の電気
回路図、第３図は従来例の波形図、第４図は第１図の詳
細回路図、第５図は第４図に示した回路の波形図である
。 １・・・・・・記憶素子、１６・・・・・・判別手段、
２１・・・・・・検知手段、２２・・・・・・参照電圧
変更手段。 代理人　弁理士　内　原　　　晋、″′パ、“３′ｌ第
２図 第３図 第５図

Claims (1)

【特許請求の範囲】
1. １対の記憶ノードを有し該記憶素子の電圧差により情報
   を記憶すると共にアクセス時には記憶ノードの電圧を電
   圧差を保ったまま変化させる記憶素子と、参照電圧を発
   生させる参照電圧源と、記憶ノードの電圧が参照電圧を
   横切るとき記憶ノードの電圧差に基く検知ノードの電圧
   により記憶されていた情報を判別する判別手段とを有す
   る記憶装置において、記憶素子へのアクセス開始を検知
   する検知手段と、検知手段がアクセス開始を検知したと
   き参照電圧と記憶ノードの電圧との電圧差を減少させる
   参照電圧変更手段とを具えたことを特徴とする記憶装置
   。