JPS6277898A - パルス発生器 - Google Patents
パルス発生器Info
- Publication number
- JPS6277898A JPS6277898A JP21520985A JP21520985A JPS6277898A JP S6277898 A JPS6277898 A JP S6277898A JP 21520985 A JP21520985 A JP 21520985A JP 21520985 A JP21520985 A JP 21520985A JP S6277898 A JPS6277898 A JP S6277898A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- frequency division
- memory
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 claims description 4
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- 230000001133 acceleration Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、直流モータやステッピングモータを徐々に加
速成いは減速しながら指定されたステップ数だけ回転す
るためのパルス発生器に関する。
速成いは減速しながら指定されたステップ数だけ回転す
るためのパルス発生器に関する。
従来の技術とその問題点
直流モータやステッピングモータを、税調を生じること
なくできるだけ短時間に指定されたステップ数Ｎだけ回
転させるためには、第２図に示すような可変周波数のパ
ルス発生器が必要である。このようなパルス列を発生す
る方法として、パルス番号１に相当するメモリの番地に
分周比Ｄｉ ＝ｆｃ／ ｆｉを格納しておき、この分周
比に従って周波数ｆｃのクロック信号を分周して出力パ
ルスを得るディジタル分周方法が有効である。しかし乍
ら、ステップ数Ｎが大きい場合にはこの方法では大容量
のメモリーが必要である。
なくできるだけ短時間に指定されたステップ数Ｎだけ回
転させるためには、第２図に示すような可変周波数のパ
ルス発生器が必要である。このようなパルス列を発生す
る方法として、パルス番号１に相当するメモリの番地に
分周比Ｄｉ ＝ｆｃ／ ｆｉを格納しておき、この分周
比に従って周波数ｆｃのクロック信号を分周して出力パ
ルスを得るディジタル分周方法が有効である。しかし乍
ら、ステップ数Ｎが大きい場合にはこの方法では大容量
のメモリーが必要である。
一般に用いられているモータの加減速特性は、第２図に
示される様に、パルス番号Ｎ／２に閏し対称であり、加
減速期間以外では、一定の速度ｆｍｄＸをとる。この場
合、メモリに格納すべきデータはパルス番号１からｎま
でのｎ個の分周比である。このメモリのｎ番地までに格
納された分周比データをアクセスする方法として、従来
は、出力パルス数がｎになるまでは出力パルスを累積し
てその計数結果をメモリのアドレスとし、出力パルス数
がｎとＮ−ｎの間ではアドレスをｎに保ち、出力パルス
数がＮ−ｎ以上ではパルスが出力される度毎にアドレス
をデクリメントするメモリアドレス法が用いられている
。
示される様に、パルス番号Ｎ／２に閏し対称であり、加
減速期間以外では、一定の速度ｆｍｄＸをとる。この場
合、メモリに格納すべきデータはパルス番号１からｎま
でのｎ個の分周比である。このメモリのｎ番地までに格
納された分周比データをアクセスする方法として、従来
は、出力パルス数がｎになるまでは出力パルスを累積し
てその計数結果をメモリのアドレスとし、出力パルス数
がｎとＮ−ｎの間ではアドレスをｎに保ち、出力パルス
数がＮ−ｎ以上ではパルスが出力される度毎にアドレス
をデクリメントするメモリアドレス法が用いられている
。
この方法はステップ数Ｎが偶数の場合は有効であるが、
Ｎが奇数の場合は適用が困難である。
Ｎが奇数の場合は適用が困難である。
本発明は上記のような従来技術の問題点を解決すべくな
されたもので、小容量のメモリを用いて第２図に示す可
変周波数のパルス列を発生するパルス発生器を提供する
ものである。
されたもので、小容量のメモリを用いて第２図に示す可
変周波数のパルス列を発生するパルス発生器を提供する
ものである。
問題点を解決するための手段
第１図は本発明のパルス発生器のブロック図であって、
１は周波数ｆｃの基準クロック信号源、２は分周器、３
は累積カウンタ、４は減算器、５は定数レジスタ、６は
最小値選択回路、７はメモリ、８はカウンタ制御回路で
ある、パルス出力は分周カウンタ２より得る。
１は周波数ｆｃの基準クロック信号源、２は分周器、３
は累積カウンタ、４は減算器、５は定数レジスタ、６は
最小値選択回路、７はメモリ、８はカウンタ制御回路で
ある、パルス出力は分周カウンタ２より得る。
作用
所望の出力パルス数Ｎは減算器４に、加減速に要するパ
ルス数ｎは定数レジスタ５にそれぞれ設定され、又、出
力パルス番号ｉに対する分周比Ｄ； ＝ｆｃ／ ｆｉは
メモリのｉ番地（ｉ＝１．２゜・・・＋ｎ）に格納され
ている。分周カウンタ２は分周比Ｄ；に応じて基準クロ
ック信号ｌを分周し、累積カウンタ３は分周出力を計数
する。従って計数結果ＰＮは現在迄に出力されたパルス
数である。減算器４は所望のパルス数Ｎと現在までに出
力されたパルス数ＰＮとの差をとる。従フてその差ＲＮ
は出力されるべき残りのパルス数である。カウンタ制御
回路８は減算結果ＲＮが０になると計数停止命令を分周
カウンタ２に出力し、その分周動作を停止させる。最小
値選択回路６は、定数ｎ、計数値ＰＮ、減算結果ＲＮの
うちの最小値をアドレス信号としてメモリ７に出力する
。
ルス数ｎは定数レジスタ５にそれぞれ設定され、又、出
力パルス番号ｉに対する分周比Ｄ； ＝ｆｃ／ ｆｉは
メモリのｉ番地（ｉ＝１．２゜・・・＋ｎ）に格納され
ている。分周カウンタ２は分周比Ｄ；に応じて基準クロ
ック信号ｌを分周し、累積カウンタ３は分周出力を計数
する。従って計数結果ＰＮは現在迄に出力されたパルス
数である。減算器４は所望のパルス数Ｎと現在までに出
力されたパルス数ＰＮとの差をとる。従フてその差ＲＮ
は出力されるべき残りのパルス数である。カウンタ制御
回路８は減算結果ＲＮが０になると計数停止命令を分周
カウンタ２に出力し、その分周動作を停止させる。最小
値選択回路６は、定数ｎ、計数値ＰＮ、減算結果ＲＮの
うちの最小値をアドレス信号としてメモリ７に出力する
。
今、Ｎ＞２ｎとしよう。最初のｎパルスまではＰＮ＜ｎ
、ＲＮ＝Ｎ−ＰＮ＞ＰＮであるので、最小値選択回路６
はＰＮをアドレス信号として出力する。従って、この期
間では分周カウンタはＤに応じた分周を行ない、第２図
の加速特性に応じた周波数のパルスを出力する。 次に
、ＰＮ＝ｎに達するとメモリ７はｎ番地が指定されるの
で、分周カウンタ２は周波数ｆ□ａＸのパルスを出力す
る。この状態は残りのパルス数ＲＮがＲＮ＝ｎとなる迄
続く。残りのパルス数ＲＮがｎよりも小さくなると、Ｒ
Ｎがアドレス信号となるので、パルスが出力される度毎
にアドレスはｎ番地より順次デクリメントされる。従っ
てこの期間の出力パルス周波数は加速特性と逆の逓降率
で減少し、ＲＮ＝Ｏで動作を停止する。
、ＲＮ＝Ｎ−ＰＮ＞ＰＮであるので、最小値選択回路６
はＰＮをアドレス信号として出力する。従って、この期
間では分周カウンタはＤに応じた分周を行ない、第２図
の加速特性に応じた周波数のパルスを出力する。 次に
、ＰＮ＝ｎに達するとメモリ７はｎ番地が指定されるの
で、分周カウンタ２は周波数ｆ□ａＸのパルスを出力す
る。この状態は残りのパルス数ＲＮがＲＮ＝ｎとなる迄
続く。残りのパルス数ＲＮがｎよりも小さくなると、Ｒ
Ｎがアドレス信号となるので、パルスが出力される度毎
にアドレスはｎ番地より順次デクリメントされる。従っ
てこの期間の出力パルス周波数は加速特性と逆の逓降率
で減少し、ＲＮ＝Ｏで動作を停止する。
次に設定されたステップ数ＮがＮ≦２ｎの場合の動作を
検討してみよう。出力パルス数が〔Ｎ／２〕 （ここで
〔〕はガガラの記号）になるまではＰＮ＜ｎでかつＰＮ
＜ＲＮであるので、前記Ｎ＞２ｎの場合と同様にＰＮが
アドレス信号となる。ＰＮが（Ｎ／２）を越えると、Ｒ
Ｎ＜ｎてかつＲＮ＜ＰＮとなるのでＲＮがアドレス信号
となる。これによって得られるパルスと周波数の総合特
性は第３図の実線に示す対称な単峰特性となる。これは
、直流モータやステッピングモータの加減速に好ましい
特性である。
検討してみよう。出力パルス数が〔Ｎ／２〕 （ここで
〔〕はガガラの記号）になるまではＰＮ＜ｎでかつＰＮ
＜ＲＮであるので、前記Ｎ＞２ｎの場合と同様にＰＮが
アドレス信号となる。ＰＮが（Ｎ／２）を越えると、Ｒ
Ｎ＜ｎてかつＲＮ＜ＰＮとなるのでＲＮがアドレス信号
となる。これによって得られるパルスと周波数の総合特
性は第３図の実線に示す対称な単峰特性となる。これは
、直流モータやステッピングモータの加減速に好ましい
特性である。
実施例
第４図は本発明のパルス発生器を構成するのに必要な最
小値検出回路のブロック図である。
小値検出回路のブロック図である。
コンパレータ６４１は第１図の累積カウンタ３の計数値
ＰＮと定数ｎを比較する。比較した結果はマルチプレク
サ６４２の選択信号となる。この選択信号に基き当該マ
ルチプレクサ６４２はＲＮとｎのうち小さい方の値ｍ１
ｎ（ＰＮ、ｎ）を出力する。コンパレータ６４３はこの
値と第１図の減算器４の出力値ＲＮとを比較し、比較結
果をマルチプレクサ６４４に送って、マルチプレクサ６
４４に両者の値のうち小さい方の値ｍｉｎ （Ｐ Ｎ
。
ＰＮと定数ｎを比較する。比較した結果はマルチプレク
サ６４２の選択信号となる。この選択信号に基き当該マ
ルチプレクサ６４２はＲＮとｎのうち小さい方の値ｍ１
ｎ（ＰＮ、ｎ）を出力する。コンパレータ６４３はこの
値と第１図の減算器４の出力値ＲＮとを比較し、比較結
果をマルチプレクサ６４４に送って、マルチプレクサ６
４４に両者の値のうち小さい方の値ｍｉｎ （Ｐ Ｎ
。
ｎ、ＲＮ）を出力させる。この出力は第１図のメモリ７
のアドレス信号となる。
のアドレス信号となる。
基準クロック信号源ｌとして水晶発振器、分周カウンタ
２として可変モヂューロ・カウンタ、累積カウンタ３と
して２進アツプ・カウンタ・減算器４としてプリセット
機能付２進ダウン・カウンタ、カウンタ制御回路８とし
てＪＫフリップフロップ、定数レジスタ５としてラッチ
回路を用いて第１図のパルス発生器を試作し、前記の作
用を確認した。
２として可変モヂューロ・カウンタ、累積カウンタ３と
して２進アツプ・カウンタ・減算器４としてプリセット
機能付２進ダウン・カウンタ、カウンタ制御回路８とし
てＪＫフリップフロップ、定数レジスタ５としてラッチ
回路を用いて第１図のパルス発生器を試作し、前記の作
用を確認した。
発明の効果
以上述べてきたように、本発明によれば出力パルス数が
いかなる値の場合にも、対称な加減速特性をもつパルス
列を得ることができるので、直流モータやステッピング
モータによる位置制御には極めて有用である。又、回路
構成も集積化に適しているので、本発明のパルス発生器
は広く実用に供されよう。
いかなる値の場合にも、対称な加減速特性をもつパルス
列を得ることができるので、直流モータやステッピング
モータによる位置制御には極めて有用である。又、回路
構成も集積化に適しているので、本発明のパルス発生器
は広く実用に供されよう。
第１図は本発明のパルス発生器のブロック図、第２図は
直流モータやステッピングモータの加減速に必要とされ
るパルス周波数特性、第３図は全ステップ数が小さい時
に得られるパルス周波数特性、第４図は本発明の実施例
に用いられた最小値検出回路のブロック図。 第１図において、１は基準クロック信号源、２は分周カ
ウンタ、３は累積カウンタ、４は減算器、６は定数レジ
スタ、６は最小値検出回路、７はメモリ、８はカウンタ
制御回路である。 第１図 周波数 １ ｉ ｎ Ｎ／２Ｎ−ｎ Ｎパル
ス番号 第２図 第３図 第４図
直流モータやステッピングモータの加減速に必要とされ
るパルス周波数特性、第３図は全ステップ数が小さい時
に得られるパルス周波数特性、第４図は本発明の実施例
に用いられた最小値検出回路のブロック図。 第１図において、１は基準クロック信号源、２は分周カ
ウンタ、３は累積カウンタ、４は減算器、６は定数レジ
スタ、６は最小値検出回路、７はメモリ、８はカウンタ
制御回路である。 第１図 周波数 １ ｉ ｎ Ｎ／２Ｎ−ｎ Ｎパル
ス番号 第２図 第３図 第４図
Claims (1)
- 基準クロック信号（１）を分周する分周カウンタ（２）
と、該分周カウンタの出力パルスを計数する累積カウン
タ（３）と、該分周カウンタの出力パルス数と整数Ｎの
差をとる減算器（４）と、定数ｎを設定する定数レジス
タ（５）と、該累積カウンタの計数値と減算器出力と定
数ｎのうちの最小値を出力する最小値選択回路（６）と
、データとして分周比Ｄを内蔵するメモリ（７）と、該
減算器（４）の減算結果によって分周カウンタを制御す
るカウンタ制御回路（８）とから成り、当該最小値選択
回路（６）の出力をメモリ（７）のアドレスとし、分周
カウンタ（２）の分周結果を出力パルスとするパルス発
生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21520985A JPS6277898A (ja) | 1985-09-30 | 1985-09-30 | パルス発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21520985A JPS6277898A (ja) | 1985-09-30 | 1985-09-30 | パルス発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6277898A true JPS6277898A (ja) | 1987-04-10 |
Family
ID=16668499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21520985A Pending JPS6277898A (ja) | 1985-09-30 | 1985-09-30 | パルス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6277898A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002186291A (ja) * | 2000-12-14 | 2002-06-28 | Funai Electric Co Ltd | ステッピングモータの制御装置 |
| JP2002354891A (ja) * | 2001-05-28 | 2002-12-06 | Sanyo Electric Co Ltd | ステッピングモータの制御方法 |
-
1985
- 1985-09-30 JP JP21520985A patent/JPS6277898A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002186291A (ja) * | 2000-12-14 | 2002-06-28 | Funai Electric Co Ltd | ステッピングモータの制御装置 |
| JP4654512B2 (ja) * | 2000-12-14 | 2011-03-23 | 船井電機株式会社 | ステッピングモータの制御装置 |
| JP2002354891A (ja) * | 2001-05-28 | 2002-12-06 | Sanyo Electric Co Ltd | ステッピングモータの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0205544B1 (en) | Frequency divider | |
| JPS5914396A (ja) | パルスモ−タ駆動装置 | |
| JPS6277898A (ja) | パルス発生器 | |
| US4733144A (en) | Electronic digitized proportional-integral controller | |
| US4755729A (en) | Method of controlling a control system with improved robustness to disturbances | |
| US4661754A (en) | Control circuit for a stepping motor | |
| JPH04275098A (ja) | パルスモータ制御回路 | |
| JPS6020798A (ja) | パルスモ−タ−用駆動装置 | |
| USRE33500E (en) | Electronic digitized proportional-integral controller | |
| JP3114201B2 (ja) | 走査装置 | |
| JPH04127617A (ja) | 位相差パルス信号の分周装置 | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| JP3512571B2 (ja) | パルス発生装置 | |
| SU926774A1 (ru) | Устройство дл регенерации многоканальной синфазной дискретной информации | |
| RU2010293C1 (ru) | Линейно-круговой интерполятор | |
| SU1088035A1 (ru) | Устройство дл поиска кадров микрофильмов | |
| SU673963A1 (ru) | Устройство дл синхронизации лентопрот жных механизмов | |
| JPH0625061Y2 (ja) | 時間発生回路 | |
| SU1388861A1 (ru) | Устройство дл расширени диапазона в системе остаточных классов | |
| SU1539725A1 (ru) | Устройство дл регулировани скорости электропривода | |
| SU1478203A1 (ru) | Генератор кусочно-линейных функций | |
| JPH08205590A (ja) | モータ駆動用パルス発生回路 | |
| JPS6369493A (ja) | 誘導モ−タの制御装置 | |
| JPH04304506A (ja) | パルスモータの加速制御方法 | |
| JPH0214617A (ja) | カウンタ装置 |