JPS6276630A - ドライ洗浄方法 - Google Patents
ドライ洗浄方法Info
- Publication number
- JPS6276630A JPS6276630A JP21649785A JP21649785A JPS6276630A JP S6276630 A JPS6276630 A JP S6276630A JP 21649785 A JP21649785 A JP 21649785A JP 21649785 A JP21649785 A JP 21649785A JP S6276630 A JPS6276630 A JP S6276630A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- resist
- oxide film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ドライ洗浄方法に係わり、特に深い溝内を洗
浄処理するドライ洗浄方法に関する。
浄処理するドライ洗浄方法に関する。
近年、メガビット級の超ＬＳＩを実現するための新デバ
イス構造として、Ｓｉ基板に深い溝を掘り、その側面に
キャパシタを形成する、所謂トレンチ技術が注目されて
いる。ダイナミックＲＡＭの場合、セルキャパシタとし
ては３０〜５０ｆＦの容量を必要とするが、これにスケ
ーリング則を単純に重ねて考えると、４ＭビットＲＡＭ
の場合、寸法０．７μｍとしてトレンチ深さは３μｍと
なる。また、１６ＭビットＲＡＭの場合、寸法０．５μ
ｍとして深さは５μｍとなる。形成したトレンチ溝に酸
化膜を形成するためには、当然のことなから３ｉ基板エ
ツチングの後処理、つまり洗浄処理が必要となる。しか
し、非常に微細な孔の中には溶液が十分に入っていかな
い可能性があり、このような微細な孔の洗浄処理はドラ
イ化する必要がある。
イス構造として、Ｓｉ基板に深い溝を掘り、その側面に
キャパシタを形成する、所謂トレンチ技術が注目されて
いる。ダイナミックＲＡＭの場合、セルキャパシタとし
ては３０〜５０ｆＦの容量を必要とするが、これにスケ
ーリング則を単純に重ねて考えると、４ＭビットＲＡＭ
の場合、寸法０．７μｍとしてトレンチ深さは３μｍと
なる。また、１６ＭビットＲＡＭの場合、寸法０．５μ
ｍとして深さは５μｍとなる。形成したトレンチ溝に酸
化膜を形成するためには、当然のことなから３ｉ基板エ
ツチングの後処理、つまり洗浄処理が必要となる。しか
し、非常に微細な孔の中には溶液が十分に入っていかな
い可能性があり、このような微細な孔の洗浄処理はドラ
イ化する必要がある。
Ｓｉ基板のトレンチエツチングは、垂直エツチングする
たメニ、ＣＢ ｒＦ３やＣＣｌ４１０２ガス等、炭素を
有したガスを用い、エツチングと微量の堆積とを平行し
て起こすことにより行われる。
たメニ、ＣＢ ｒＦ３やＣＣｌ４１０２ガス等、炭素を
有したガスを用い、エツチングと微量の堆積とを平行し
て起こすことにより行われる。
このため、溝内を洗浄処理するには、まずこの堆積物を
除去すると共に、イオン衝撃によって、生じた欠陥層を
除去するためにＳｉ基板を極僅かにエツチング処理する
必要がある。ここで、堆積物は有機物であるから、通常
ｏ２プラズマが用いられる。この０２プラズマ処理中に
堆積物は除去されるが、その間表面に酸化物が形成され
る。この酸化膜は均一には形成されないため、酸化膜を
除去せずに、例えばＣＦ４１０２混合ガスプラズマ等を
作用させて３ｉ基板の欠陥層の除去を行うと、表面は極
めて荒れる結果となる。この荒れを残したままゲート酸
化してキャパシタを形成すると、リークが多く、デバイ
スを形成した場合には、記憶保持の不良を招くことにな
る。
除去すると共に、イオン衝撃によって、生じた欠陥層を
除去するためにＳｉ基板を極僅かにエツチング処理する
必要がある。ここで、堆積物は有機物であるから、通常
ｏ２プラズマが用いられる。この０２プラズマ処理中に
堆積物は除去されるが、その間表面に酸化物が形成され
る。この酸化膜は均一には形成されないため、酸化膜を
除去せずに、例えばＣＦ４１０２混合ガスプラズマ等を
作用させて３ｉ基板の欠陥層の除去を行うと、表面は極
めて荒れる結果となる。この荒れを残したままゲート酸
化してキャパシタを形成すると、リークが多く、デバイ
スを形成した場合には、記憶保持の不良を招くことにな
る。
そこで、Ｓｉ基板中の欠陥層を除去するためのエツチン
グを行う前に、０２プラズマ処理中に生じた酸化膜の除
去を行わなければならない。酸化膜のエツチングは、現
在のところ弗酸水溶液を用いる以外に方法はなく、ドラ
イで行うことはできない。つまり、０２プラズマ処理中
に生じた酸化膜の除去が、洗浄処理の完全ドライ化を行
う上での大きな障害となっている。そして、弗酸水溶液
を用いた場合、深い溝内の酸化膜を完全に除去すること
は困難であり、これが将来のメガビット級ダイナミック
ＲＡＭを製造する上での解決すべき大きな問題となって
いる。
グを行う前に、０２プラズマ処理中に生じた酸化膜の除
去を行わなければならない。酸化膜のエツチングは、現
在のところ弗酸水溶液を用いる以外に方法はなく、ドラ
イで行うことはできない。つまり、０２プラズマ処理中
に生じた酸化膜の除去が、洗浄処理の完全ドライ化を行
う上での大きな障害となっている。そして、弗酸水溶液
を用いた場合、深い溝内の酸化膜を完全に除去すること
は困難であり、これが将来のメガビット級ダイナミック
ＲＡＭを製造する上での解決すべき大きな問題となって
いる。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、弗酸水溶液等を用いることなく、溝内
の酸化膜をドライ処理で確実に除去することができ、ト
レンチ溝の洗浄処理等に好適するドライ洗浄方法を提供
することにある。
とするところは、弗酸水溶液等を用いることなく、溝内
の酸化膜をドライ処理で確実に除去することができ、ト
レンチ溝の洗浄処理等に好適するドライ洗浄方法を提供
することにある。
本発明の骨子は、Ｈ２Ｏを含むＨＦガスで酸化膜を除去
することにある。
することにある。
本発明者等は、酸化膜をドライ処理で除去する方法とし
て種々実験を重ねた結果、酸化膜上にゴム系ネガ型レジ
ストを塗布し、これを１−ＩＦガス雰囲気中で処理する
ことによりレジスト下部の酸化膜が除去されることを見
出した。このメカニズムは明らかではないが、次のよう
に推定される。即ち、ＨＦガスがレジストに浸透して酸
化膜に到達する際、レジスト中の水分により解離して酸
化膜のエッチャントを生じる。そして、このエッチャン
トが酸化膜に作用することになり、溶液と同様の作用を
果たし酸化膜のエツチングが可能となったと考えられる
。つまり、Ｈ２Ｏを含むＨＦガスであれば酸化膜を除去
できると推定される。
て種々実験を重ねた結果、酸化膜上にゴム系ネガ型レジ
ストを塗布し、これを１−ＩＦガス雰囲気中で処理する
ことによりレジスト下部の酸化膜が除去されることを見
出した。このメカニズムは明らかではないが、次のよう
に推定される。即ち、ＨＦガスがレジストに浸透して酸
化膜に到達する際、レジスト中の水分により解離して酸
化膜のエッチャントを生じる。そして、このエッチャン
トが酸化膜に作用することになり、溶液と同様の作用を
果たし酸化膜のエツチングが可能となったと考えられる
。つまり、Ｈ２Ｏを含むＨＦガスであれば酸化膜を除去
できると推定される。
ここで、）−ＩＦガスにＨ２Ｏを含ませる方法としては
、上記ゴム系ネガ型レジストを用いる以外に、ＨＦガス
をＨ２Ｏが収容されたバブラー中に通すことが考えられ
る。そして、本発明者等がこのようにしてＨ２Ｏを含む
ＨＦガスを得、このＨ２Ｏを含むＨＦガス雰囲気中でＳ
ｉ基板を処理したところ、この場合も酸化膜を除去する
ことが可能であることが確認された。
、上記ゴム系ネガ型レジストを用いる以外に、ＨＦガス
をＨ２Ｏが収容されたバブラー中に通すことが考えられ
る。そして、本発明者等がこのようにしてＨ２Ｏを含む
ＨＦガスを得、このＨ２Ｏを含むＨＦガス雰囲気中でＳ
ｉ基板を処理したところ、この場合も酸化膜を除去する
ことが可能であることが確認された。
本発明はこのような点に着目し、溝が形成されたシリコ
ン基板の溝内を洗浄処理するドライ洗浄方法において、
上記シリコン基板を酸素プラズマ中で処理したのち、上
記基板を弗酸ガスで処理し、次いで上記基板の溝内の表
面層を少なくともハロゲン元素を含む活性種により除去
するようにした方法である。
ン基板の溝内を洗浄処理するドライ洗浄方法において、
上記シリコン基板を酸素プラズマ中で処理したのち、上
記基板を弗酸ガスで処理し、次いで上記基板の溝内の表
面層を少なくともハロゲン元素を含む活性種により除去
するようにした方法である。
本発明によれば、酸素プラズマ処理によって溝内に形成
された酸化膜を、弗酸ガスにより除去することができる
。つまり、溝内の酸化膜をドライ処理で除去できるので
、酸化膜の除去が確実となる。このため、その後に続く
欠陥層の除去を効果的に行うことができる。従って、ト
レンチ溝等の洗浄処理を確実に行うことができ、今後の
メガビット級のダイナミックＲＡＭの製造に極めて有効
である。
された酸化膜を、弗酸ガスにより除去することができる
。つまり、溝内の酸化膜をドライ処理で除去できるので
、酸化膜の除去が確実となる。このため、その後に続く
欠陥層の除去を効果的に行うことができる。従って、ト
レンチ溝等の洗浄処理を確実に行うことができ、今後の
メガビット級のダイナミックＲＡＭの製造に極めて有効
である。
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例に係わる洗浄
工程を示す断面図である。まず、洗浄処理すべき基板と
しては、第１図（ａ）に示す如く＄１基板１１上にＳ
ｉ ０２膜１２が形成され、このＳｉＯ２膜１２をマス
クとして選択エツチングにより溝１３が形成されたもの
とする。ここで、上記溝１３の形成には、通常の平行平
板型反応性イオンエツチング装置を用い、ガスはＣＢ
ｒ Ｆ３を用いた。ガス流量は５０ ［ｓｃｃｍ］で、
圧力は０、０４ ［ｔｏｒｒコ、印加高周波電力は６０
０ ［Ｗ］（１，５Ｗ／α２）とした。エツチング直後
には、溝１３の側壁に、フロロカーボン等の堆積ＩＩ＊
１４が付着している。
工程を示す断面図である。まず、洗浄処理すべき基板と
しては、第１図（ａ）に示す如く＄１基板１１上にＳ
ｉ ０２膜１２が形成され、このＳｉＯ２膜１２をマス
クとして選択エツチングにより溝１３が形成されたもの
とする。ここで、上記溝１３の形成には、通常の平行平
板型反応性イオンエツチング装置を用い、ガスはＣＢ
ｒ Ｆ３を用いた。ガス流量は５０ ［ｓｃｃｍ］で、
圧力は０、０４ ［ｔｏｒｒコ、印加高周波電力は６０
０ ［Ｗ］（１，５Ｗ／α２）とした。エツチング直後
には、溝１３の側壁に、フロロカーボン等の堆積ＩＩ＊
１４が付着している。
上記の基板に対し、まずＳｉＭ板１１を周知の０２プラ
ズマ灰化により処理し、第１図（ｂ）に示す如く溝１３
の壁面の堆積！１１１４を除去する。
ズマ灰化により処理し、第１図（ｂ）に示す如く溝１３
の壁面の堆積！１１１４を除去する。
なお、この０２プラズマ処理により、溝１３の側壁には
薄い酸化膜が形成される。
薄い酸化膜が形成される。
次いで、上記の基板を２つのグループに分ける。
一方のグループについては、第１図（Ｃ）に示す如く全
面にゴム系ネガ型レジスト１６をスピンコードし、これ
を反応容器内に入れ、ＨＦガスを１［ｔｏｒｒ］の圧力
で５分間作用させる。続いて、第１図（ｄ）に示す如く
キシレンでレジスト１６を除去する。なお、レジスト１
６は溝１３の中には入っていないので、容易に除去する
ことが可能である。これに対し、他方のグループについ
ては、レジストの塗布を行わずＨＦガス雰囲気中で処理
した。
面にゴム系ネガ型レジスト１６をスピンコードし、これ
を反応容器内に入れ、ＨＦガスを１［ｔｏｒｒ］の圧力
で５分間作用させる。続いて、第１図（ｄ）に示す如く
キシレンでレジスト１６を除去する。なお、レジスト１
６は溝１３の中には入っていないので、容易に除去する
ことが可能である。これに対し、他方のグループについ
ては、レジストの塗布を行わずＨＦガス雰囲気中で処理
した。
次いで、両グループの基板をダウンフロー型エツチング
装置に入−れ、ＦラジカルによりＳｉ基板１１の表面を
約５００［人］エツチングする。その後、９５０℃で酸
化し、第２図に示す如く膜厚１００［入コのゲート酸化
膜２１を形成後、ＣＶＤ法で多結晶３を膜２２を堆積し
、リン拡散を行い、最後にバターニングを行う。
装置に入−れ、ＦラジカルによりＳｉ基板１１の表面を
約５００［人］エツチングする。その後、９５０℃で酸
化し、第２図に示す如く膜厚１００［入コのゲート酸化
膜２１を形成後、ＣＶＤ法で多結晶３を膜２２を堆積し
、リン拡散を行い、最後にバターニングを行う。
第３図はこのようにして形成したキャパシタの電流−電
圧特性を示す図であり、図中実線はレジスト塗布を行っ
た実施例の場合、破線はレジスト塗布を行わない場合で
ある。この図からも明らかなように、ネガ型レジストを
塗布した基板、即ち・、−５実施例方法により洗浄処理
したもの方がリークが少なくなっている。これは、ゴム
系ネガ型レジスト１６を塗布したことにより、）−ＩＦ
ガスがレジスト１６を通して溝１３内に到達する際にレ
ジスト１６から水分を吸収し、溝１３内ではＨＦガスが
あたかも弗酸溶液として作用することになり、酸化膜の
除去が可能となるからである。これに対し、単にＨＦガ
ス雰囲気中で処理した場合、溝１３内にＨＦガスは十分
供給されるが、ＨＦガスだけでは酸化膜を除去できない
のである。
圧特性を示す図であり、図中実線はレジスト塗布を行っ
た実施例の場合、破線はレジスト塗布を行わない場合で
ある。この図からも明らかなように、ネガ型レジストを
塗布した基板、即ち・、−５実施例方法により洗浄処理
したもの方がリークが少なくなっている。これは、ゴム
系ネガ型レジスト１６を塗布したことにより、）−ＩＦ
ガスがレジスト１６を通して溝１３内に到達する際にレ
ジスト１６から水分を吸収し、溝１３内ではＨＦガスが
あたかも弗酸溶液として作用することになり、酸化膜の
除去が可能となるからである。これに対し、単にＨＦガ
ス雰囲気中で処理した場合、溝１３内にＨＦガスは十分
供給されるが、ＨＦガスだけでは酸化膜を除去できない
のである。
このように本実施例方法によれば、０２プラズマ処理で
形成された酸化膜をドライ処理で除去することができる
。このため、溝１３の壁面に形成された酸化膜を確実に
除去することができ、その後に続くエツチング処理を効
果的に行うことができる。従って、トレンチキャパシタ
の製造等に楊めて有効であり、メガビット級のダイナミ
ックＲＡＭの製造に絶大なる効果を発揮する。
形成された酸化膜をドライ処理で除去することができる
。このため、溝１３の壁面に形成された酸化膜を確実に
除去することができ、その後に続くエツチング処理を効
果的に行うことができる。従って、トレンチキャパシタ
の製造等に楊めて有効であり、メガビット級のダイナミ
ックＲＡＭの製造に絶大なる効果を発揮する。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、洗浄する部分としては、トレンチ溝に
限らず、素子分離用溝の洗浄にも適用することができる
。また、ゴム系ネガ型レジストを用いる代”りに、７８
１基板表面を８２０を含む）−ＩＦガス雰囲気中に晒す
ようにしてもよい。この場合、Ｈ２Ｏを含むＨｌ：ガス
を得る手段としては、ＨＦガスを８２０が収容されたバ
ブラー等に通すようにすればよい。また、酸化膜を除去
したのちに３ｉ表面層を除去方法としては、ハロゲン元
素を含む活性種であれば用いることが可能である。
はない。例えば、洗浄する部分としては、トレンチ溝に
限らず、素子分離用溝の洗浄にも適用することができる
。また、ゴム系ネガ型レジストを用いる代”りに、７８
１基板表面を８２０を含む）−ＩＦガス雰囲気中に晒す
ようにしてもよい。この場合、Ｈ２Ｏを含むＨｌ：ガス
を得る手段としては、ＨＦガスを８２０が収容されたバ
ブラー等に通すようにすればよい。また、酸化膜を除去
したのちに３ｉ表面層を除去方法としては、ハロゲン元
素を含む活性種であれば用いることが可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
て実施することができる。
第１図（ａ）〜（ｄ）は本発明の一実施例に係わる洗浄
処理工程を示す断面図、第２図はＭＯＳキャパシタを形
成した例を示す断面図、第３図はＭＯＳキャパシタの電
流−電圧特性を示す特性図である。 １１・・・３ｉ基板、１２・・・Ｓ ｉ ０２マスク、
１３・・・溝、１４・・・堆積膜、１６・・・ゴム系ネ
ガ型レジスト、２１・・・ゲート酸化膜、２２・・・多
結晶５ｉＩｌ！。 出願人代理人 弁理士 鈴江武彦 第 １ 図 ′＄１図 η 第２図 第３図
処理工程を示す断面図、第２図はＭＯＳキャパシタを形
成した例を示す断面図、第３図はＭＯＳキャパシタの電
流−電圧特性を示す特性図である。 １１・・・３ｉ基板、１２・・・Ｓ ｉ ０２マスク、
１３・・・溝、１４・・・堆積膜、１６・・・ゴム系ネ
ガ型レジスト、２１・・・ゲート酸化膜、２２・・・多
結晶５ｉＩｌ！。 出願人代理人 弁理士 鈴江武彦 第 １ 図 ′＄１図 η 第２図 第３図
Claims (4)
- （１）溝が形成されたシリコン基板を酸素プラズマ中で
処理する工程と、次いで上記基板を弗酸ガスで処理する
工程と、次いで上記基板の溝内の表面層を少なくともハ
ロゲン元素を含む活性種により除去する工程とを含むこ
とを特徴とするドライ洗浄方法。 - （２）前記弗酸ガスで処理する工程として、前記基板を
、水分を含む弗酸ガス雰囲気中に晒すことを特徴とする
特許請求の範囲第１項記載のドライ洗浄方法。 - （３）前記弗酸ガスで処理する工程として、前記基板の
表面にゴム系ネガ型レジストを塗布したのち、該基板を
弗酸ガス雰囲気中に晒し、次いでゴム系ネガ型レジスト
を除去することを特徴とする特許請求の範囲第１項記載
のドライ洗浄方法。 - （４）前記弗酸ガスで処理する工程を、減圧下或いは常
圧下で行うことを特徴とする特許請求の範囲第１項記載
のドライ洗浄方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21649785A JPS6276630A (ja) | 1985-09-30 | 1985-09-30 | ドライ洗浄方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21649785A JPS6276630A (ja) | 1985-09-30 | 1985-09-30 | ドライ洗浄方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276630A true JPS6276630A (ja) | 1987-04-08 |
Family
ID=16689355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21649785A Pending JPS6276630A (ja) | 1985-09-30 | 1985-09-30 | ドライ洗浄方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276630A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106927A (ja) * | 1988-10-17 | 1990-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2008010661A (ja) * | 2006-06-29 | 2008-01-17 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
-
1985
- 1985-09-30 JP JP21649785A patent/JPS6276630A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106927A (ja) * | 1988-10-17 | 1990-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2008010661A (ja) * | 2006-06-29 | 2008-01-17 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475927B1 (en) | Method of forming a semiconductor device | |
| JPH023920A (ja) | エッチング方法 | |
| TW461025B (en) | Method for rounding corner of shallow trench isolation | |
| JPH05206404A (ja) | 基板内にトレンチ構造を形成する方法 | |
| JPS6276630A (ja) | ドライ洗浄方法 | |
| JPH04237125A (ja) | ドライエッチング方法 | |
| TW200524091A (en) | Method for manufacturing semiconductor device | |
| US6077776A (en) | Polysilicon residue free process by thermal treatment | |
| JPS639121A (ja) | ドライエツチング方法 | |
| JPS6255694B2 (ja) | ||
| JP2825878B2 (ja) | トレンチ形成方法 | |
| JP2906416B2 (ja) | シリコンのエッチング方法 | |
| JPWO2005013374A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP4152393A1 (en) | Semiconductor structure and method for forming same | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| JP3740792B2 (ja) | 半導体装置の製造方法 | |
| KR19980077122A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100265849B1 (ko) | 전계효과트랜지스터제조방법 | |
| KR100312985B1 (ko) | 반도체소자제조방법 | |
| KR100218740B1 (ko) | 반도체소자 제조방법 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| JP2002134604A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR100244924B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20010093006A (ko) | 웨이퍼 에지 처리 방법 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 |