JPS6273682A - ジョゼフソン・コンタクト形成方法 - Google Patents

ジョゼフソン・コンタクト形成方法

Info

Publication number
JPS6273682A
JPS6273682A JP60213482A JP21348285A JPS6273682A JP S6273682 A JPS6273682 A JP S6273682A JP 60213482 A JP60213482 A JP 60213482A JP 21348285 A JP21348285 A JP 21348285A JP S6273682 A JPS6273682 A JP S6273682A
Authority
JP
Japan
Prior art keywords
josephson
photoresist
insulating film
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60213482A
Other languages
English (en)
Other versions
JPH0322712B2 (ja
Inventor
Shin Kosaka
幸坂 紳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60213482A priority Critical patent/JPS6273682A/ja
Publication of JPS6273682A publication Critical patent/JPS6273682A/ja
Publication of JPH0322712B2 publication Critical patent/JPH0322712B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はジョゼフソン素f−のL部゛1に極に対するジ
ョゼフソン・コンタクトの形成方法に関し、特にジョゼ
フソン素子の」二部電極に関して自己整合によりコンタ
クト・ホールを形成する技術の改良に関する。
〈従来の技術〉 ジョゼフソン集植回路の構築に際し、個々のジョゼフソ
ン素子−自体を微細に、かつ精度良く作成する方法とし
ては、ウェハ全面にまず一つの大きなジョゼフソン接合
とみなせるジョゼフソン接合構造体を作り、その後にフ
ォト・リングラフィ技術、特に反応性イオン・エツチン
グを応用したバターニングにより、個々のジョゼフソン
素子を柱状に加工する方法、言わば切出し法がある。
この方法はジョゼフソン接合のトンネル障壁部の保護が
完全で、均一な特性の微細なジョゼフソン素fを高精度
に作れる点で優れている。
しかし一方、このように各ジョゼフソン素子が微細化、
高密度化してくると、その各ジョゼフソン素子の上部電
極に各々電気的導通を取るためのコンタクト・ホールの
形成技術に対する要求もまた、相当に厳しくなってくる
例えばコンタクト・ホールの位tが−1:、部電極の面
積的な領域から僅かでもずれると、配線層を形成する際
にこのコンタクト・ホールを介して配線用材料が下部電
極にまで流下し、トンネル障壁をシャンティングしてし
まうようなこともある。そうなればもちろん、ジョゼフ
ソン素子としての正常な動作は到底期待できない。
このようなことから、従来からも、それまでのようにジ
ョゼフソンJ ’fのパターニング丁゛程とコンタクト
・ホールのパターニング1程の各々においてそれぞれ個
別的にマスクのアライメントを要するような方法をやめ
、1一部電極のコンタクト・ホールは当該上部電極に関
してセルフ・アライニング(自己整合)で形成しようと
する方法が提案された(東海林 他、 Applied
 Physigs Letter 。
41、1097(1982) ) 。
この方法は、第2図に示すような加り工程をたどる。
同図(A)にはまず、加工の対象となる、 一つの大き
なジョゼフソン接合とみなせるジョゼフソン接合体10
が示されている。
これは、同図中には示されていないが適当なウェハの大
域的面積部分、 一般に全面Eに形成されたものであっ
て、ウェハ側から′F部超超電導体11トンネル障壁層
12、上部超電導体13と順に積み玉ねられるようにし
て成っている。
こうしたジョゼフソン接合体lOに対し、それから個々
のジョゼフソン素子を切り出すため、上部超電導体13
の全面に適当なフォト・レジストを塗布した後、所望の
パターンに応じてリソグラフフィ加工し、個々のジョゼ
フソン素子を形成する個所を残してこのフォト・レジス
トを除去する。
パターニングの結果、残されたフォト・レジストは、図
中において残存フォト・レジスト20として示しである
この残存フォト・レジスト20をエッチング・マスクと
して利用し、下部Jfi電導体11に対しである程度、
深さ方向に食い込むようになるまでエツチングを施すと
、第2図(B)に示されるように、f部電極31.トン
ネル障壁32.上?B電Ji33から成る個々のジョゼ
フソン素子30が切り出される。また一般に、エツチン
グし残したド部M1電導体llはF部品線層としても利
用される。
この後、残存フォト・レジスト20を取除くことなく1
次いで全面に絶縁膜40を形成する。この絶縁膜40は
、将来、上部に形成される配線層との間での層間絶縁膜
ともなり、また隣接ジョゼフソン素f・間の絶縁分a膜
ともなるが、その厚味はジョゼフソン素子30の高さを
越える程度、([Jし余りには厚くないように選ばれる
その結果、第2IN(C)に示されるように、この絶縁
膜40にあってド部超電導体11のトに乗っている部分
と残存フォト・レジスト20のLに乗っている部分とは
物理的に確実に分離し、残存フォト・レジストの側面2
1は外部空間に露すしたままになる。
そうした後、残存フォト・レジスト20に対しての溶剤
を用い、当該残存フォト・レジスト20を溶解、除去す
ると、いわゆるリフト・オフ原理により、そのJ−の絶
縁膜40も一緒に除去され、第2図(D)に示すように
、ジョゼフソンJ7’3Qの1一部電極33に対し、セ
ルフ・アラインで形成されたコンタクト・ホール60を
得ることができる。
その後は通常の配線層形成技術により、第2図(E)に
示すように、所9!のパターンに応じた配線層70を形
成してコンタクト形成に係る全■二程を鼾わる。
〈発明が解決しようとする問題点〉 j−記従来例のように、リフト・オフ法によるセルフ・
アラインでコンタクト・ホールを形成する技術は、それ
までのセルフ・アライニングを行なわない技術に比せば
、ジョゼフソン素子の一■一部電極と当該コンタクト・
ホールの位置ずれが原理的に生じない点で優れているが
、次のような各欠点を有することを否めない。
■リフト・オフを行なうためには、当然のことながら、
上部電極上のフォト・レジストが溶剤により簡単に溶解
、除去できる必要があり、そのため、用い得るフォト・
レジスト材料に制限が出る。
■また、フォト・レジストは高温にさらされると硬化し
、不溶性となるため、プロセス温度を低く抑える必要が
あり、ために絶縁膜40の形成も低温プロセスとする必
要がある。
したがって換言すれば、こうしたプロセス温度、Lの制
約から、良好な絶縁膜を得るために外にいくら望ましい
種々のPi膜形成法があったにしても、使えないものが
出てくる。
■リフト・オフを行なうためには当然27オト・レジス
トの少なくとも一部が外部室111fにA呈していなけ
ればならない。すなわち溶剤に触れるような表面部分が
なければならない。
したがって第2図(C)にて示したように、絶縁膜はフ
ォト・1/シストの側面21を露呈するように、″lI
′I該残存フォト・レジスト20の上に乗る部分とその
他の部分とが完全に物理的に分離していなければならず
、フォト・レジスト側面21を覆うように継がって形成
されていてはいけない。
そのためにはまず、フォト・レジストの膜厚が絶縁膜4
0のそれに比してf−分に厚くなければならないという
限定を生じ、またフォト・レジスト20の断面形状側面
も急峻な段差形状でなければならないという限定も生ず
る。
しかし、このように、フォト・レジストの断面形状を厳
格に制御することは、ジョゼフソン素子が微細化すれば
する程、困難な問題となってくるし、フォト・レジスト
を薄くできないとうことにも材料的な、そして形成や除
去に関しての時間的、労力的な無駄が出る。
■上記■は換言すれば、被覆性の良好な絶縁膜は使えな
いということも意味する。
例えば気相成長法やスパッタ法で形成した絶縁膜は被覆
性が良好で、絶縁膜本来の機能としては極めてψましい
ものが得られるが、1ユ記理由により、こうした絶縁膜
は使いたくとも使えないのである。
本発明はこうした事情に鑑み成されたもので、ジョゼフ
ソン素子のさらなる微細化や集積技術の高度化を図ろう
とすると様々な問題を露呈するリフト・オフ法を排斥し
、プロセスにの制約も少なく1用いる絶縁膜やフォト・
レジストに対する材料的、形状的、製作的な制限も少な
い、それでいてジョゼフソン素子のより一層の微細化、
高密度化にも良く応えることのできる新たなセルフ・ア
ライン・コンタクト形成方法を提供せんとするものであ
る。
く問題点を解決するための手段〉 本発明は上記目的を達成するため1次のような構成のジ
ョゼフソン・コンタクト形成方法を提供する。
一つのジョゼフソン接合構造体を所定パターンに即して
エツチングすることにより形成されたジョゼフソン素子
の上部電極に対し、ジョゼフソン・コンタクトを形成す
る方法であって;上記ジョゼフソンぶ子を上記形成する
際にエッチング・マスクとして使用した上記上部電極り
の残存フォト・レジストを残したまま、または該残存フ
ォト・レジストに横方向内方へのエツチングを施して上
記ジョゼフソン素子l−陽電極の周縁部を露出させる寸
法の残存フォト・レジストとした後、1;記ジョゼフソ
ン素f−の周囲から1一方に掛けて一連に絶縁膜を形成
するに程と; 該絶縁膜の七に一連にフォト・レジスト膜を形成する工
程と: 該フォト・レジスト膜をエツチングし、−1二記残存フ
オト・レジストを露出させる工程と;該表面が露出した
残存フォト・レジストを除去することによりIZ記ジョ
ゼフソン素子の1一部電極とセルツブアラインでコンタ
クト・ホールを形成する工程と; 該コンタクト・ホールを介し上記ジョゼフソン素子の一
、h部電極に対して導通を取る配線層を形成する工程と
; を含んで成ることを特徴とするジョゼフソン・コンタク
トの形成方法。
(作 用〉 本発明による場合、ジョゼフソン素子を一つの大きなジ
ョゼフソン接合構造体から切出す際にエッチング・マス
クとして使用した上部電極I―の残存フォト・レジスト
はそのままに残したまま。
またはこの残存フォト・レジストに横方向内方へのエツ
チングを施してジョゼフソン票子上部電極の周縁部を露
出させる寸法の残存フォト・レジストとした後、将来1
層間絶縁膜として使用する材料の絶縁膜をジョゼフソン
素子の周囲から上方に掛けて一連に形成してしまう。
その後、さらに当該絶縁膜のしに一連にフォト・レジス
ト膜を形成した後、このフォト・レジスト膜を所定深さ
くないし厚味)に[Xってエツチングし、ジョゼフソン
素−f−に都電J4i1−に堆積し残っているフォト・
レジストの表面を露出させる。
そのようにして置いてから、当該上部′電極1−のフォ
ト・レジストを選択除去するため、リフト・オフ法にお
けるようなに部電極1;のフォト・レジストの可溶性や
低温処理の必要性は排斥されるものとなる。
また、当該フォト・レジストの幾何的な断面形状も問題
とはならず5層間絶縁膜とすべき絶縁膜材料に関する各
種限定事項も解除することができる。
こうしたことから、ジョゼフソン素Y〜、フォト・レジ
スト、絶縁膜の各形成に関し、それぞれ相対的に高度な
各種プロセス技術を安心して適用できるようになり、ジ
ョゼフソン集積回路のより一層の高密度化にも良く対処
できるようになる。
また1本発明要旨構成中において、ジョゼフソン素子を
形成ないし切出す際にエッチング・マスクとして使用し
た上部電極−Lの残存フォト・レジストに横方向内方へ
のエツチングを施し、ジjゼフソン素子上部電極の周縁
部を露出させてから絶縁膜を形成することの、α味は、
ジョゼフソン素子の側面を当該絶縁膜で確実に保護する
ためである。したがって換言すれば、絶縁膜によってジ
ョゼフソンぶ子の側面が完全に保護されるとの保証が得
られる場合には、上記要旨構成中に見られるように、L
都電極上に残っている残存フォト・レジストに対し、同
等加工を施すことなく、直ちに絶縁膜形成工程に移って
良い。
〈実 施 例〉 第1図には本発明を適用したジョゼフソン・コンタクト
形成方法の望ましい一実施例の工程図が示されている。
第1図(A)から第1図(B)までの工程は、先に従来
例に即して述べた第2図(A)から第2図CB)に至る
工程と同様で良い。
すなわち、1く示しないウェハのにの大域的面積部分、
一般に全面のI−に、順にr出超電導体11゜トンネル
障壁層12、に部趙−に導体13を形成して一つの大き
なジョゼフソン接合構造体10を構築し、その後、これ
から必要個数のジョゼフソン素子を所定個所に切り出す
ため、上部a電導体13の表面全面に塗布したフォト・
レジストをパターニングし、ジョゼフソン素子を形成す
る部分に残存フォト・レジスト20を残す。
この状態が第1図(A)に示される状態であり。
その後、これをニー2チング・マスクとしてI−二部超
電導体13、トンネル障壁層12.そしてF部超゛市導
体11の所定の厚味分をニー2チング除去し、個々のジ
ョゼフソン素子30を形成す゛る。このようにした状態
が第1図(H)である、ただし、各図中には切り出され
たジョゼフソン素子30は筒中のため、一つじか示して
いない。
未発Illの要旨構成によれば、第1図(B)の工程か
ら後述の第1図(D)の「程に直接に移っても良いが、
この申ましい一実施例ではその前に、第1図(C)に示
される前処理をする。
それは、切り出された各ジョゼフソン素f−30の上部
FL極33の1−に堆積したまま残っている残存フォト
・レジスト20のエツチング処理である。
すなわち、残存フォト・レジスト20の主として側部の
肉厚を若干、適当なるエツチング法、例えば酸素プラズ
マによる反応性イオン・エツチング法で除去し、第1図
(C)に示されるように、■二部電極33の表面がその
周縁部にて露出するように図る。この露出部分は、同図
中において上方露出縁部34として示されているが、こ
れは換言すれば、残存フォト・レジスト20を横方向内
方に距@1だけ、削って後退させた結果である。ここに
おいてなお残っている残存フォト・レジストには、先の
削る前のフォト・レジスト20と図面的には区別するた
め、符号20゛ を付している。
このように、残存フォト・レジスト20に対して前処理
を施し、ジョゼフソン素子30の上部電極33の周縁部
34を露出させる寸法の残存フォト・レジスト20°と
じた後、ジョゼフソン素子30の周囲から1、方に掛け
て・連に絶縁膜40を形成する。一般にはウェハ全面の
1−に絶縁膜40を形成するような感じになる。
本発明の場合は、この絶縁膜40は、ジョゼフソンJ4
30のに部′市極33のLに乗っている残存フォト・レ
ジスト20゛ の全面なまで全て覆うように、被覆性の
良い材料や製法を選んで形成されたものであって良く、
 さらには必要に応じて高温処理が適用されたものであ
っても良い。
こうした状態が第1図(I))に示されているが、先の
前処理によって残存フォト・レジスト20に横方向エツ
チング処理tをして置くと、このように絶縁膜40を形
成したときに、ジョゼフソン素子30の側部を確実に覆
うことができて好ましい。
但し本発明の要旨構成中に見られるように、第1図(C
)に示す工程を省略してもジョゼフソン素rの側部絶縁
が確実に取れるとの保証が得られる場合には、もちろん
、第1図(B)に示される■二程から直ちにこの第1図
(D)に示される工程に移って良い。
この第1図(D)に示される工程に引き続いては、第1
図(E)に示されるように、大域的面積部分のし、一般
に全面上に、適当な材質のフォト・レジスト膜50を塗
布する。
この際、当該フォト・レジス)K!50には流動性のあ
るものを選び、その流動性によって塗布後、表面51が
平坦化するように図るのが望ましい。
その後、当該フォト・レジスト膜50を厚味方向にエツ
チングする。この場合、ジョゼフソン素fのI一部では
膜厚が薄いため、他の部分より1?〈絶縁膜40が露出
する。
この状態以降も、フォト・レジスト膜50と絶縁1模4
0のニー2チング速度が等しくなる条件でエツチングを
続ければ、常に表面の?坦構造を保ちながらエツチング
を進めることができる。
そして、やがてのことにジョゼフソン素f−30の横に
堆積している絶縁膜40の表面が露出した時にエツチン
グを停止すれば、第1図(F)に示されるように、ジョ
ゼフソン素子」一部電極33の1−に堆積し残っている
残存フォト・レジスト20゛(または20)が露出する
状態を得ることができる8図中ではこの露出表面に符号
21を付している。
したがって、この状態から適当な溶剤を選択してのエツ
チング、ないしは酸素プラズマ・エツチング等を適用し
、ジョゼフソン素子−り部電極33のLの残存フォト・
レジストのみを選択的に除去すれば、第1図(G)に示
すように、ジョゼフソン素r、l:部゛1ニ極33とセ
ルフ・アラインで形成されたコンタクト・ホール60を
得ることができる。
その後は通常の配線層形成技術により、第1図(H)に
示されるように所望のパターンに即して配線層70を形
成すれば、所求のジョゼフソン・コンタクトの形成を絆
わる。
1−記実施例においては未発15Nを適用する対象とな
るジョゼフソン接合構造体10はウェハの全面または少
なくとも大域的面積部分に一連に形成されたものを予定
したが、少な(ともそれからジョゼフソンJ−fをエツ
チングにより切出すものであれば、ウェハのI−、に部
分的に形成されたものでも、なべて未発IJJの適用を
受けることができる。
また、本発明の場合、ジョゼフソン素子30の1一部電
極33の1−に形成されているフォト・レジスト20ま
たは20゛の厚味は原理的には無関係である。
したがって必要なだけ薄くも厚くもできる。
その結果、その七にさらに形成される絶縁W240の被
覆状態も、原理的には無関係となる。当該絶縁膜40が
フォト・レジスト20または20°の全部を完全に内包
していても良いし、一部段νJれを置こしていても何等
、差支えない。
さらに、最も望ましくは?坦構造を保ちながらフォト・
レジスト膜50のエツチングが進められ。
その結果、絶縁膜40の−Lに形成される配線層70等
も段切れのおそれもない平坦構造とし得ることであり、
そのためには1−記実施例中に見られるように、フォト
・レジスト1lQ50のエツチングをジョゼフソン素子
30の横に堆積している絶縁膜40の表面が露出するま
で続けることであるが、これも原理的には限定的なこと
ではない、残存フォト・レジメ)20または20゛の一
部が露出すれば適当な所で止めても良い。
〈発明の効果〉 未発IJ1はジョゼフソン素子の特にl一部電極に対し
、セルフ・アラインでコンタクトを形成する方法として
、従来のリフト・オフ法のような欠点を伴わない優秀な
方法を提供することができる。列記すれば以下の通りで
ある。
■リフト・オフ法を使用しないので、フォト・レジスト
のnf溶性を必須とはしない。したがって材料の任意選
択自由度が増す。
■同様に高温処理がirr能となるため、微細加−IH
y適した高度なリソグテフィ技術、プロセス技術の応用
が可ず駈となる。
■絶縁膜の形成にも自由度が増し、プロセスや材料の選
択性も良好となるため、その本来の機能に鑑みて被覆性
の良い、そして欠陥の少ない、良好な特性の絶縁膜を使
用することができる。
具体的には例えば、リフト・オフ法では決して適用する
ことのできなかった気相J71法やスパッタ法等も、何
重支障なく適用することが11f能となる。
■ジョゼフソン、起了−J一部電極−Lに堆積し残すフ
ォト・レジスト20または20゛の断面形状も、リフト
・オフ法における場合のようには厳しく制御する必要が
ないから、この点からもジョゼフソン素子の微細化に良
く追従することができる。
【図面の簡単な説明】
第1図は未発IJJのジョゼフソン・コンタクト形成方
法の望ましい一実施例の−L程図、第2図は従来のリフ
ト・オフ法によるジョゼフソン・コンタクト形成方法の
r程図、である。 図中、10はジョゼフソン接合構造体、20.20’は
残存フォト・レジスト、30はジョゼフソン素子。 31はド部電極、32はトンネル障壁、33はL部゛心
極、40は絶縁膜、50はフォト・レジスト膜、60は
コンタクト・ホール、70は配線層、である。 指定代理人      工業技術院 電−f技術総合研究f!ム 鴫 佐藤孝モ

Claims (1)

  1. 【特許請求の範囲】 一つのジョゼフソン接合構造体を所定パターンに即して
    エッチングすることにより形成されたジョゼフソン素子
    の上部電極に対し、ジョゼフソン・コンタクトを形成す
    る方法であって; 上記ジョゼフソン素子を上記形成する際にエッチング・
    マスクとして使用した上記上部電極上の残存フォト・レ
    ジストを残したまま、または該残存フォト・レジストに
    横方向内方へのエッチングを施して上記ジョゼフソン素
    子上部電極の周縁部を露出させる寸法の残存フォト・レ
    ジストとした後、上記ジョゼフソン素子の周囲から上方
    に掛けて一連に絶縁膜を形成する工程と; 該絶縁膜の上に一連にフォト・レジスト膜を形成する工
    程と; 該フォト・レジスト膜をエッチングし、上記残存フォト
    ・レジストを露出させる工程と; 該表面が露出した残存フォト・レジストを除去すること
    によりを記ジョゼフソン素子の上部電極とセルフ・アラ
    インでコンタクト・ホールを形成する工程と; 該コンタクト・ホールを介し上記ジョゼフソン素子の上
    部電極に対して導通を取る配線層を形成する工程と; を含んで成ることを特徴とするジョゼフソン・コンタク
    トの形成方法。
JP60213482A 1985-09-26 1985-09-26 ジョゼフソン・コンタクト形成方法 Granted JPS6273682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60213482A JPS6273682A (ja) 1985-09-26 1985-09-26 ジョゼフソン・コンタクト形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60213482A JPS6273682A (ja) 1985-09-26 1985-09-26 ジョゼフソン・コンタクト形成方法

Publications (2)

Publication Number Publication Date
JPS6273682A true JPS6273682A (ja) 1987-04-04
JPH0322712B2 JPH0322712B2 (ja) 1991-03-27

Family

ID=16639928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60213482A Granted JPS6273682A (ja) 1985-09-26 1985-09-26 ジョゼフソン・コンタクト形成方法

Country Status (1)

Country Link
JP (1) JPS6273682A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420677A (en) * 1987-07-16 1989-01-24 Agency Ind Science Techn Manufacture of josephson junction
US11040414B2 (en) 2008-09-05 2021-06-22 Renishaw Plc Additive manufacturing apparatus with a chamber and a removably-mountable optical module; method of preparing a laser processing apparatus with such removably-mountable optical module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484389B2 (ja) 2020-04-28 2024-05-16 栗田工業株式会社 樹脂成形体のエッチング方法及び樹脂成形体用エッチング処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126688A (ja) * 1983-01-10 1984-07-21 Agency Of Ind Science & Technol リフトオフ法によるパタ−ン形成法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126688A (ja) * 1983-01-10 1984-07-21 Agency Of Ind Science & Technol リフトオフ法によるパタ−ン形成法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420677A (en) * 1987-07-16 1989-01-24 Agency Ind Science Techn Manufacture of josephson junction
US11040414B2 (en) 2008-09-05 2021-06-22 Renishaw Plc Additive manufacturing apparatus with a chamber and a removably-mountable optical module; method of preparing a laser processing apparatus with such removably-mountable optical module

Also Published As

Publication number Publication date
JPH0322712B2 (ja) 1991-03-27

Similar Documents

Publication Publication Date Title
US4560436A (en) Process for etching tapered polyimide vias
US4670091A (en) Process for forming vias on integrated circuits
US20060234138A1 (en) Hard mask arrangement
JPH0215632A (ja) 半導体集積回路の製造方法
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JPH0360055A (ja) 集積回路の製造方法
CA1226680A (en) Process for forming vias on integrated circuits
JPH01315163A (ja) 半導体集積回路装置の製造方法
JPS6273682A (ja) ジョゼフソン・コンタクト形成方法
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JPH02117153A (ja) 半導体素子の形成方法
JPH0453131A (ja) 半導体装置の製造方法
JP2891102B2 (ja) 酸化物超電導集積回路の形成方法
JPS63172445A (ja) 多層配線の形成方法
JP2727587B2 (ja) 多層配線法
JPH04349647A (ja) 半導体装置及びその製造方法
JPS61244078A (ja) 超伝導線路の作製方法
JPH0223029B2 (ja)
JPH07142776A (ja) パターンの形成方法
JPS58125880A (ja) ジヨセフソン接合素子
JPH1027845A (ja) 半導体装置の製造方法
JPS63312657A (ja) 半導体集積回路装置の製造方法
JPS59181532A (ja) 表面処理法
JPH04188732A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term