JPS6269548A - 半導体容量素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 半導体集積回路に適用１−で高信頼高性能な容量素子に
関する。

〔発明の背景〕

半導体集積回路におけるメモリ容量素子の誘電体膜とし
てシリコン酸化膜、シリコン窒化膜が広く利用されてお
シ、特公昭５５−’１７７と特開昭５８−１５１０５６
公報にあるようにシリコン窒化膜とシリコン酸化膜の二
層膜も利用されている。多結晶シリコンを電極とした上
記誘電体膜を持つ容量素子も特開昭５３−４４８３号に
ある。これら従来の容量素子は第１図のように単結晶シ
リコン基体１の上にシリコン酸化膜２を生成し、さらに
不純物（例えばリン）を含む多結晶シリコン３を成長さ
せて下部電極とし、シリコン窒化膜４とシリコン窒化膜
を熱酸化して変換したシリコン酸化膜５とを形成ｌ〜で
誘電体膜とし、その上に不純物（例えばリン）を含む多
結晶シリコン７を成長させて上部電極とする。このよう
に多結晶シリコンを電極とした場合の容量素子において
、誘電体膜をシリコン窒化膜とシリコン酸化膜の二層に
することの利点は単層シリコン酸化膜を用いた場合より
大きな容量が得られることと単層シリコン窒化膜を用い
た場合より絶縁耐圧が向上することにある。

しかしこの場合の欠点は電極に印加する電圧の方向によ
って絶縁耐圧の値が異なる事である。すなわち上部電極
にプラス電圧印加の際の絶縁耐圧に比較してマイナス電
圧印加の絶縁耐圧が低いことである。

〔発明の目的〕

この発明はこのような点に鑑みてなされたもので多結晶
ンリコン電極間の誘電体膜をシリコン窒化膜と該シリコ
ン窒化膜を高温酸化［−で得たシリコン酸化膜とさらに
新たに形成したシリコン窒化膜とで構成して大きな容重
と電圧印加方向によらず高い絶縁耐圧を持つ１憾性能高
信頼の容量素子を提供することにある。

〔発明の概要〕

多結晶シリコン」二に形成した高温熱酸化によるシリコ
ン酸化膜の絶縁耐圧は単結晶シリコン上に形成ｊ〜だ場
合に比べて著１〜く低下することは周知の事実であり、
この原因は多結晶シリコン材の粒子の粗さであり、これ
に成長したシリコン酸化膜の電界が局部的に変化Ｉ〜て
、シリコン酸化膜への電子注入が増大するためである。

よって多結晶シリコン電極上でのシリコン酸化膜重層を
誘電体膜とすることは絶縁耐圧の点で不利である。これ
に対してシリコン窒化膜を同様の目的として使用すると
、シリコン酸化膜に比較して誘電率が高いという利点が
あり、多結晶シリコン電極上に形成しても絶縁耐圧が低
くなることはないが、反面、もともと膜自身の漏洩電流
が大きくそのため絶縁耐圧がシリコン酸化膜より低いこ
とが欠点である。

こうしたことから多結晶シリコン電極上にシリコン窒化
膜を形成し、該シリコン窒化膜を高温酸化して一部分シ
リコン酸化膜に変換し対向電極に多結晶シリコンを用い
た容量素子とすると、該素子はシリコン酸化膜のみを誘
電体膜とした場合に比べて実質の誘電率が高くなること
から容量が大きくなり、またシリコン窒化膜のみを誘電
体膜とした場合に比べて絶縁耐圧が向上するという特徴
が出てくる。しかしこうした構造においても絶縁耐圧が
電圧方向依存性を持つこと、すなわちシリコン酸化膜側
の電極にプラス直圧を印加した場合の絶縁耐圧に比べて
マイナス電圧印加の場合のそれがかなり低くなるという
欠点があった。この現象は誘電体膜にシリコン窒化膜と
シリコン酸化膜を用いており、いずれの方向から電子を
注入するかＫよって決まるものであり、シリコン窒化膜
側の電極から電子を注入した場合の絶縁耐圧が、シリコ
ン酸化膜側の電極から注入した場合より高くなっている
。

こうした事から電圧印加の方向が変ってもシリコン窒化
膜側から電子の注入が起るように、誘電体膜をシリコン
窒化膜とシリコン酸化膜とシリコン窒化膜の三層膜とし
た。

〔発明の実施例〕

以下、本発明の一実施例を第２図と第３図により説明す
る。第２図は本発明の容量素子の断面図で、シリコン単
結晶基体１の上にシリコン酸化膜２を生成し写真彫刻法
により一部を除去し、この上に不純物（例えばリン）を
含んだ多結晶シリコン３を成長させ、さらにシリコン窒
化膜４とこの窒化膜を酸化させて得たシリコン酸化膜５
とシリコン窒化膜６を形成し、不純物（例えばリン）を
含む多結晶シリコン７を形成してなる。ここでの誘電体
膜はシリコン窒化膜４．６とシリコン酸化膜５の三層膜
であシ、下部電極は多結晶シリコン３と上部電極も多結
晶シリコン７である。

第３図は本発明の容量素子の絶縁耐圧を従来の素子（第
１図）と比較したものであり、同図（Ａ）は従来素子の
結果であり、同図（Ｂ）は本発明素子の結果である。す
なわち従来素子の絶縁耐圧は図（Ａ）に示すように、例
えばシリコン酸化膜厚を６（ｎｍ）　、シリコン窒化膜
厚を２０（ｎｍ）として上部電極（第１図のＧ）にプラ
ス電圧印加の場合１８　（Ｖ）となるが、マイナス電圧
印加の場合には１３　（Ｖ）に低下する。これに対して
本発明による素子の絶縁耐圧は図（Ｂ）に示すように、
シリコン酸化膜厚とシリコン窒化膜厚を従来素子と同じ
圧してプラス電圧印加（第２図のＧ）の場合１８（Ｖ）
、マイナス電圧印加の場合でも同様に１８　ｆｆ）が得
られる。

ここでシリコン窒化膜は従来素子の場合は２０（ｎｍ）
単層であるが、本発明素子ではシリコン酸化膜を挾んで
１０　（ｎｍ）と１０　（ｎｍ）とに分割されているた
め膜厚としては同じである。このことから容量の値は全
く同じであって絶縁耐圧の電圧印加方向による低下を防
止することができた。

さらに他の実施例として、１トランジスと１容量素子を
持つ半導体記憶装置に適用【７て好結果を得ており、さ
らにはシリコン基体に溝を掘って面積を増大した溝形容
ｉ！：素子および溝形容量素子を持つ半導体記憶装置に
適用して非常に有効であった。

〔発明の効果〕

本発明によれば容−１素子の絶縁耐圧が従来素子よシ高
いことから、使用電圧に対する余裕が大きい１歩留りが
高い、信頼性が高いなどの利点が得られる。この他同−
使用電圧においては誘電体膜をさらに薄くすることが可
能であり大きな容量とすることができるので素子を高性
能化することも可能となる。

【図面の簡単な説明】

第１図は従来の容量素子の断面図、第２図は本発明によ
る容量素子の断面図、第３図は本発明による容量素子の
絶縁耐圧を従来素子と比較して示した図である。 １・・・単結晶シリコン基体、２，５・・・シリコン酸
化膜、３．７・・・不純物を含んだ多結晶シリコン、４
゜６・・・シリコン窒化膜。 環１目 ’Ｌ ＣＡ） Ｏｉｏ　　　　　　　　２゜ 全　５・３．〜・４月１包χ９ 築２図 １図 ＣＢ） 全Ｓｉ３〜４ｐｌ、ｉ＜九雇っ

Claims (1)

1. 【特許請求の範囲】 １、半導体基体上に形成する容量素子の誘電体膜がシリ
   コン窒化膜とシリコン酸化膜とシリコン窒化膜の重ね膜
   であることを特徴とする半導体容量素子。 ２、１の容量素子の電極が単結晶シリコンと多結晶シリ
   コン、または多結晶シリコンと多結晶シリコンであるこ
   とをもつてなる第１項記載の半導体容量素子。