JPS6269539A - リ−ド成形機 - Google Patents
リ−ド成形機Info
- Publication number
- JPS6269539A JPS6269539A JP20865685A JP20865685A JPS6269539A JP S6269539 A JPS6269539 A JP S6269539A JP 20865685 A JP20865685 A JP 20865685A JP 20865685 A JP20865685 A JP 20865685A JP S6269539 A JPS6269539 A JP S6269539A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- punch
- die
- leads
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000465 moulding Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000006185 dispersion Substances 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- WTDRDQBEARUVNC-LURJTMIESA-N L-DOPA Chemical compound OC(=O)[C@@H](N)CC1=CC=C(O)C(O)=C1 WTDRDQBEARUVNC-LURJTMIESA-N 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野1
本発明は、リード成形機、特に−11−1,・ドパ5・
)1−−ジ形状の半導体装置の外部リードの成形を行う
リード成形機に適用し2て有効な技術に関する。
)1−−ジ形状の半導体装置の外部リードの成形を行う
リード成形機に適用し2て有効な技術に関する。
[背景技術]
実装時の高さスペースが小さく、また外部電極が多数確
保できる点からフラットパッケージ型の゛16導体装置
が注目されているが、この種の半導体装置では、各リー
ド先端のf用度が特に強く要求される。
保できる点からフラットパッケージ型の゛16導体装置
が注目されているが、この種の半導体装置では、各リー
ド先端のf用度が特に強く要求される。
すなわち、各リードの先端が平用度を保っておらず、不
揃い古なっているときには実装の際の叡イ」基板との1
′田付性が不良となり、接合部の抵抗増大、さらには接
触不良を來たずごとにもなりかねないためである。
揃い古なっているときには実装の際の叡イ」基板との1
′田付性が不良となり、接合部の抵抗増大、さらには接
触不良を來たずごとにもなりかねないためである。
ところで、1−記のよ・)なり−1の不揃いは、リード
の成形1程で多く ’1. t;ることが本発明打によ
って明らかにされた。
の成形1程で多く ’1. t;ることが本発明打によ
って明らかにされた。
すなわち、リ−1′の成形はダイと呼ばわる治Iの所定
位置に、モール1′を完rした状態のバソリージ本体を
載置し、該バ、ケージ本体の側面から水平方向に廷設さ
れているリードをL方からのパンチで押圧して、パンチ
とダイとの間にリードを挟持してa面S字状に折曲する
ことにより行われるものである。
位置に、モール1′を完rした状態のバソリージ本体を
載置し、該バ、ケージ本体の側面から水平方向に廷設さ
れているリードをL方からのパンチで押圧して、パンチ
とダイとの間にリードを挟持してa面S字状に折曲する
ことにより行われるものである。
しかし、に記構造のり−(′成形機では、パンチとダイ
の隙間がスト−パによ1、て予め固定的に定められてい
るため、ベニ・′千とグ・イにより挟持された状態にお
いても、リードが遊び状態となることがある。し5たが
って、リードの板厚もしくはメ 2キ厚などにより各リ
ード全体の厚さにばらつきがある場合には、これが原因
となり、成形後のリードにも0′〜10’程度の範囲で
り−(゛先端(17置のばら−、)きを生しることが本
発明Ifによって明らかにされた。
の隙間がスト−パによ1、て予め固定的に定められてい
るため、ベニ・′千とグ・イにより挟持された状態にお
いても、リードが遊び状態となることがある。し5たが
って、リードの板厚もしくはメ 2キ厚などにより各リ
ード全体の厚さにばらつきがある場合には、これが原因
となり、成形後のリードにも0′〜10’程度の範囲で
り−(゛先端(17置のばら−、)きを生しることが本
発明Ifによって明らかにされた。
なお、フラットバフ・ケーンヤ゛1″−導体装置の技術
と12で詳しく述べである例とし、では、株式会打つイ
エンスフす−・うJ。社、昭和58年11 、n 28
E1発行、1“趙1... S lデバイス^:ドブ
、−り1P224〜P225がま)る。
と12で詳しく述べである例とし、では、株式会打つイ
エンスフす−・うJ。社、昭和58年11 、n 28
E1発行、1“趙1... S lデバイス^:ドブ
、−り1P224〜P225がま)る。
[発明の目的1
本発明の目的は、リードのばe′)つきのない半導体装
置を櫻供することにより゛I′導体装置の実装の(s軸
性を向1−させることにある。
置を櫻供することにより゛I′導体装置の実装の(s軸
性を向1−させることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明紺書の記iムおよび添付閉曲かi)すIl−かになる
であろう。
明紺書の記iムおよび添付閉曲かi)すIl−かになる
であろう。
[発明の概要]
本願において開示される発明のうち代表的なものの概要
を簡噴に説明すれば、次の通りである。
を簡噴に説明すれば、次の通りである。
すなわち、リ−]゛の押圧が型材により弾性的りこ行わ
ねるリード成形機構造とすることにより、型材の間にリ
ードの遊び空間をなくし7て各リードの平坦度を精度良
く保つことができるため、リーI゛のばら′)きのない
半導体装置を折供することができ、’F−導体装置の実
装イΔ顧性を向−■さゼることができる。
ねるリード成形機構造とすることにより、型材の間にリ
ードの遊び空間をなくし7て各リードの平坦度を精度良
く保つことができるため、リーI゛のばら′)きのない
半導体装置を折供することができ、’F−導体装置の実
装イΔ顧性を向−■さゼることができる。
[実施例1
第11ツ1(a)〜(C1は本発明の一実施例であるリ
ード成形機を用いたリードの成形工程を順次示す概略断
面図である。
ード成形機を用いたリードの成形工程を順次示す概略断
面図である。
本実施例のリード成形機lは、フラノドパツノy−−ジ
型の半導体装置のリードを略S字状に成形づ−るための
ものであり、同定的に取イ1fちれたF部プ丹テコ・・
′2とW腎自在な状態で取付けられてなる一L部部子ラ
テン3を有している。F部プラテン2には半導体装置の
パッケージ本体4を載置するためのキャビティ5が形成
されたダイ6が取付けられている。ここで、本実施例の
被成形物であるリード7はエポキシ樹脂等のプラスチッ
クからなるパッケージ本体4から水平方向に延設された
状態で前記ダイ6上の所定位置に供給されるものである
。
型の半導体装置のリードを略S字状に成形づ−るための
ものであり、同定的に取イ1fちれたF部プ丹テコ・・
′2とW腎自在な状態で取付けられてなる一L部部子ラ
テン3を有している。F部プラテン2には半導体装置の
パッケージ本体4を載置するためのキャビティ5が形成
されたダイ6が取付けられている。ここで、本実施例の
被成形物であるリード7はエポキシ樹脂等のプラスチッ
クからなるパッケージ本体4から水平方向に延設された
状態で前記ダイ6上の所定位置に供給されるものである
。
なお、パッケージ本体4は図示しないリードフレー五に
べ1/フト付番すおよびワイヤボンデイン′グを行った
後に所定形状の金型を用いた]・ランスファモールド法
により、成形されて得られるものである。
べ1/フト付番すおよびワイヤボンデイン′グを行った
後に所定形状の金型を用いた]・ランスファモールド法
により、成形されて得られるものである。
ダイ6の表面の前記キャビティ5の周囲には凸状のリー
ド支持部8が突設されており、さらにその外周側は断面
が略弯曲状に成形されたパンチ受は面9が形成されてい
る。
ド支持部8が突設されており、さらにその外周側は断面
が略弯曲状に成形されたパンチ受は面9が形成されてい
る。
一方、上部プラテン3の下面側、すなわちダイ6に飼向
する面倒の中央部位には断面口字状のリード押さえIO
がばね11によって下方向に付勢された状態で取付られ
ており、このリード押さえlOと前記ダイ6に形成され
たり−i′支持部8とでり一瞥′7がその根元部分7a
で保持されるようになっている。
する面倒の中央部位には断面口字状のリード押さえIO
がばね11によって下方向に付勢された状態で取付られ
ており、このリード押さえlOと前記ダイ6に形成され
たり−i′支持部8とでり一瞥′7がその根元部分7a
で保持されるようになっている。
また、上部プラテン3の前記リード押さえ10の外側に
は前記ダイ6のパンチ受は面9に対応したパンチ面12
を有する型パンチ13がばね14により下方向に付勢さ
れた状態で取付られている。
は前記ダイ6のパンチ受は面9に対応したパンチ面12
を有する型パンチ13がばね14により下方向に付勢さ
れた状態で取付られている。
次に、本実施例の作用について説明する。
まず、ダイ6上の所定位置にリード7の延設されたパッ
ケージ本体4が!!置されると、F部プラテン3が徐々
に下降動作を開始する(第1図体))。
ケージ本体4が!!置されると、F部プラテン3が徐々
に下降動作を開始する(第1図体))。
この上部プラテン3の下降動作により、まずリード押さ
え10とダイ6Fのリード支持部8とによりリード7の
根元部分7aが挟持された状態となり、パッケージ本体
4がダイ6に固定される(第1図(bl)。
え10とダイ6Fのリード支持部8とによりリード7の
根元部分7aが挟持された状態となり、パッケージ本体
4がダイ6に固定される(第1図(bl)。
次に、上部プラテン3がさらに下降すると型パンチ12
のパンチ面がリードを下部方向に押圧し、さらにリー1
7は型パンチ13のパンチ面12とダイ(コのペンチ受
1十面9とに挟持された状鯨となり、所定形状に成形さ
tする。このとき、本実施例では第1図fciに、■′
、ずよ一゛)に、曲記型バン千13が1部プ7う−ン・
3にばね14を介して取(;jけらflているたi、、
gバ〕、・千138.tリード7をダイ6のバ:/千受
は面9の方向に弾性的に押圧することになる。し、だが
、、て、ベン千1石12もしくはパンチ受は面9とリー
ド7の間に隙間をそ1責、ることか無く、そのため型パ
ンチ13とダイ6で11−ドアを保持し1.た状態にお
いてリード7の遊びが発生することはない。そのために
、各リード7の先端の平坦度を均一に維持したリード成
形が口■能となる。
のパンチ面がリードを下部方向に押圧し、さらにリー1
7は型パンチ13のパンチ面12とダイ(コのペンチ受
1十面9とに挟持された状鯨となり、所定形状に成形さ
tする。このとき、本実施例では第1図fciに、■′
、ずよ一゛)に、曲記型バン千13が1部プ7う−ン・
3にばね14を介して取(;jけらflているたi、、
gバ〕、・千138.tリード7をダイ6のバ:/千受
は面9の方向に弾性的に押圧することになる。し、だが
、、て、ベン千1石12もしくはパンチ受は面9とリー
ド7の間に隙間をそ1責、ることか無く、そのため型パ
ンチ13とダイ6で11−ドアを保持し1.た状態にお
いてリード7の遊びが発生することはない。そのために
、各リード7の先端の平坦度を均一に維持したリード成
形が口■能となる。
INN13のように、ト実施例によれば、例えば0゛〜
10’程度のリード先端位置のばらつきが0゜〜5゛稈
度の範囲に抑ル1さね、成形後のリード先端の平坦化を
実現することができる。
10’程度のリード先端位置のばらつきが0゜〜5゛稈
度の範囲に抑ル1さね、成形後のリード先端の平坦化を
実現することができる。
そのため、実装の際には各リードの1も口1濡れ性を均
一にできるため、11−ド浮きによる電気抵抗の増大も
し、くは断線を効果的に防止することができる。
一にできるため、11−ド浮きによる電気抵抗の増大も
し、くは断線を効果的に防止することができる。
〔効果1
ill、 リードの保持が型材により弾性的に行われ
るリード成形機構造とすることにより、型材の間にリー
ドの遊び空間がなくなり各リードの平坦度を高精度に保
ったリード成形を行うことができるや(2)、前記(1
)番こより、リード先端位置のばらつきのない半導体装
置を提供することができるため、実装の際の、リード先
端のばらつきによる’r−111の接合不良を防止でき
、高い実装信頼性を維持することができる。
るリード成形機構造とすることにより、型材の間にリー
ドの遊び空間がなくなり各リードの平坦度を高精度に保
ったリード成形を行うことができるや(2)、前記(1
)番こより、リード先端位置のばらつきのない半導体装
置を提供することができるため、実装の際の、リード先
端のばらつきによる’r−111の接合不良を防止でき
、高い実装信頼性を維持することができる。
(:(1、前記(1)および(2)tこより、多数の微
細なリードの平坦度を高い精度で保つことができるため
、特に高築積化された1も導体装置の実装信頼性をさら
に向1−さセることができる。
細なリードの平坦度を高い精度で保つことができるため
、特に高築積化された1も導体装置の実装信頼性をさら
に向1−さセることができる。
以−L本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更i
J能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更i
J能であることはいうまでもない。
たとえば、り一瞥′の折り曲げ形状や、金型の動作、t
j′向等は何等前記実施例に限定されるものではない。
j′向等は何等前記実施例に限定されるものではない。
[利用分野]
以1−の説明では主として本発明者によってなされた発
明をその利用分野である、いわゆるフラットパッケージ
型半導体装置のリード成W4機に適用した場合について
説明したが、これに限定されるものではなく、リードの
成形を必要とするパッケージ形状の半導体装置であれば
、如何なるものに適用しても有効な技術である。
明をその利用分野である、いわゆるフラットパッケージ
型半導体装置のリード成W4機に適用した場合について
説明したが、これに限定されるものではなく、リードの
成形を必要とするパッケージ形状の半導体装置であれば
、如何なるものに適用しても有効な技術である。
第1図(al〜Catは本発明の一実施例であるリード
成形機を用いたリードの成形工程を順次示す概略断面図
である。 1・・・リード成形機、2・・・下部プラテン、3・・
・、F部プラテン、4・・・パッケージ本体、5・・・
キャビティ、6・・・ダイ、7・・・リード、7a・・
・根元部分、8・・・リード支持部、9・・・パンチ受
は面、10・・・リード押さえ、11・・・ばね、12
・・・パンチ面、13・・・型パンチ、14・・・ばね
。
成形機を用いたリードの成形工程を順次示す概略断面図
である。 1・・・リード成形機、2・・・下部プラテン、3・・
・、F部プラテン、4・・・パッケージ本体、5・・・
キャビティ、6・・・ダイ、7・・・リード、7a・・
・根元部分、8・・・リード支持部、9・・・パンチ受
は面、10・・・リード押さえ、11・・・ばね、12
・・・パンチ面、13・・・型パンチ、14・・・ばね
。
Claims (1)
- 【特許請求の範囲】 1、所定形状の型材の間にリードが押圧されて成形が行
われるリード成形機であって、前記リードの押圧が型材
により弾性的に行われることを特徴とするリード成形機
。 2、被成形物がフラットパッケージ型半導体装置である
ことを特徴とする特許請求の範囲第1項記載のリード成
形機。 3、型材がダイとパンチとからなり、固定的に取付けら
れたダイと、ばねの付勢力により弾性的に支持されたパ
ンチとでリードの押圧が行われることを特徴とする特許
請求の範囲第1項記載のリード成形機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20865685A JPS6269539A (ja) | 1985-09-24 | 1985-09-24 | リ−ド成形機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20865685A JPS6269539A (ja) | 1985-09-24 | 1985-09-24 | リ−ド成形機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6269539A true JPS6269539A (ja) | 1987-03-30 |
Family
ID=16559863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20865685A Pending JPS6269539A (ja) | 1985-09-24 | 1985-09-24 | リ−ド成形機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6269539A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63278262A (ja) * | 1987-05-08 | 1988-11-15 | Mitsubishi Electric Corp | 電子部品のリ−ド成形方法および装置 |
EP0414647A2 (en) * | 1989-07-18 | 1991-02-27 | STMicroelectronics S.r.l. | Method for the fabrication of a lead frame |
-
1985
- 1985-09-24 JP JP20865685A patent/JPS6269539A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63278262A (ja) * | 1987-05-08 | 1988-11-15 | Mitsubishi Electric Corp | 電子部品のリ−ド成形方法および装置 |
EP0414647A2 (en) * | 1989-07-18 | 1991-02-27 | STMicroelectronics S.r.l. | Method for the fabrication of a lead frame |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960006723A (ko) | 마이크로 전자부품에 다중리드를 장착 및 접속하기 위한 방법 및 장치 | |
US6454158B1 (en) | Wire bonding apparatus and wire bonding method of semiconductor device | |
JP4298640B2 (ja) | ダイボンダー用コレット | |
US6402009B1 (en) | Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device | |
JPS6269539A (ja) | リ−ド成形機 | |
JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
KR101764244B1 (ko) | 완충기능을 가지는 반도체 칩 이송모듈 | |
JP3343858B2 (ja) | 樹脂封止装置 | |
JP3565201B2 (ja) | チップの実装方法 | |
WO2006033498A1 (en) | Chuck table for semiconductor manufacturing process | |
KR200448311Y1 (ko) | 반도체소자 절단장치용 진공척 테이블 | |
US6558982B1 (en) | Semiconductor device manufacturing method and mold die | |
CN218290766U (zh) | 一种陶瓷天线片封接定位装置 | |
CN211029704U (zh) | 半导体芯片加工用夹具 | |
JP2001185671A (ja) | 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法 | |
JPS6136378B2 (ja) | ||
JPH0810190Y2 (ja) | ボンディング装置 | |
JPH1131706A (ja) | 半導体装置のモールド成型方法および半導体装置のモールド成型用金型 | |
JPH0325403Y2 (ja) | ||
JP2780407B2 (ja) | Tabインナーリードのバンプ形成用ポンチ | |
JP2897396B2 (ja) | 樹脂封止型半導体装置の外部リード成形方法 | |
JPH01231334A (ja) | ワイヤーボンディング方法 | |
JPH0758143A (ja) | ワイヤボンディング装置 | |
JPH11297913A (ja) | 半導体デバイスの製造方法と製造装置 | |
JPH088363A (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型 |