JPS6267873A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明半導体装置の製造方法を以下の項目の従って説明
する。

Ａ、産業上の利用分野 Ｂ１発明の概要 Ｃ０従来技術［第６図及び第７図］ Ｄ０発明が解決しようとする問題点［第８図］Ｅ９問題
点を解決するための手段 Ｆ０作用 Ｇ、実施例［第１図乃至第５図］ ａ、第１の実施例［第１図乃至第３図］ａ−１，基本的
実施態様［第１図］ ａ−２，変形例［第２図、第３図］ ｂ、第２の実施例［第４図］ Ｃ８第３の実施例［第５図］ Ｈ０発明の効果 （Ａ、産業上の利用分野） 本発明は新規な半導体装置の製造方法、特に素子を微細
化することのできる新規な半導体装置の製造方法に関す
る。

（Ｂ、発明の概要） 本発明は、素子の微細化を図るため、上面が絶縁膜で覆
われた低抵抗半導体層からなるゲート電極を形成し、該
ゲート電極の側壁面に絶縁膜を形成し、該絶縁膜及び上
面の絶縁膜によって半導体基板表面部の半導体領域と接
続された電極とゲート電極との間を絶縁するようにした
ものである。

従って、ゲート電極と単なる電極（例えばソース電極、
ドレイン電極）とを絶縁するための層間絶縁膜を設ける
必要がなく、該層間絶縁膜に形成するコンタクトホール
の位置ずれ等を考慮して半導体素子を大きめに設定する
必要性がなくなる。

依って、半導体素子の微細化を図ることができる。

（Ｃ，従来技術）［第６図、第７図］ 従来、ＭＯ３型半導体装置は第６図（Ａ）に示すように
半導体基板ａの素子形成領域表面にゲート絶縁膜すを介
してシリコンゲート電極Ｃを形成し、該シリコンゲート
電極Ｃをマスクとして半導体基板ａの表面部にＮ型不純
物をドープすることによりソースｄ、ドレインｅを形成
し、その後層間絶縁用の絶縁膜ｆを形成し、更に該絶縁
１！ＩＩ　ｆにソース、ドレイン電極取出用のコンタク
トホールｇ、ｇを形成し、しかる後、そのコンタクトホ
ールｇ、ｇを通してソースｄ、ｅに接続される電極り、
ｈを形成するという方法で製造された。

しかし、このような半導体装置によれば、ドレインｅで
ホットエレクトロンが発生するという問題があるので、
近年ＭＯ３半導体装置は第７図（Ａ）乃至（Ｅ）で示す
ような方法で製造される傾向にある。そこで、この製造
方法について説明する。

（Ａ）シリコンゲート電極すをマスクとして不純物をド
ープして低濃度のソースｄ、ドレインｅを形成し、その
後サイドウオール形成用絶縁膜（Ｓｉ０２）ｉを形成す
る［第７図（Ａ）参照］。

（Ｂ）上記絶縁膜ｉに対する異方性エツチングによりゲ
ート電極Ｃの側面にサイドウオールｊとして残存させる
部分を除き絶縁膜ｉを除去する［第７図ＣＢ）参照］。

（Ｃ）次いで、ゲート電極ｃ及びサイドウオールｊをマ
スクとして不純物をドープすることにより高濃度のソー
スｋ、ドレインｔを形成する［第７図（Ｃ）参照］。

（Ｄ）次に、層間絶縁用の絶縁膜ｍを形成し、該絶縁膜
ｍに対するエツチングによりソース、ドレイン用のコン
タクトホールｎ、ｎを形成する［第７図（Ｄ）参照〕。

（Ｅ）その後、コンタクトホールｎ、ｎを通してソース
ｋ、ドレインｔと接続される電極０．　０を形成する［
第７図（Ｅ）参照］。

このような半導体装置の製造方法によれば、ドレイン１
のゲート側の部分は不純物濃度が低いのでホットエレク
トロンの発生を防止することができる。

（Ｄ、発明が解決しようとする問題点）［第８図］ ところで、上述した半導体装置の製造方法によれば、ゲ
ート電極Ｃとコンタクトホールｔとの間に一定以上の距
＃Ｘを設けなければならず、また、半導体基板ａの選択
酸化により形成されたフィールド絶縁膜ｐとコンタクト
ホールｎとの間に一定以上の距離を設けなければならな
かった。

さもないと、マスク合せの位置ずれによりコンタクトホ
ールｎ、ｎの位置がずれて例えば第８図に示すようにフ
ィールド絶縁膜ｐがエツチングされドレイン電極Ｏが基
板ａに短絡されるというような事故が発生する慣れがあ
るからである。

ところで、ゲート電極Ｃとコンタクトホールｎとの間に
設けなければならない距ｆｉｘは、マスク合せ精度（の
限界による公差）と絶縁強度を確保するに必要な距離と
の和によって決まり、本体０．５用程度である。

また、コンタクトホールｎとフィールド絶縁膜ｐとの間
に設けなければならない距Ｍｙはマスク合せ精度×２と
バードビークの長さβとの和によって決まる。即ち、コ
ンタクトホールｔとフィールド絶縁膜ｐとの間には２回
のマスク合せによる誤差が介在する可能性がある。とい
うのは、選択酸化によるフィールド絶縁膜ｐとそれによ
り後で形成されるゲート電極Ｃとの間にマスク合せ精度
の限界に起因する誤差が生じ、更にそのゲート電極Ｃと
そのゲート電極Ｃの形成より後に形成されるコンタクト
ホールｎとの間にもやはりマスク合せ精度の限界に起因
する誤差が生じるので、結局コンタクトホールｎとフィ
ールド絶縁膜ｐとの間にはマスク合せ２回分のマスク合
せ誤差が介在する可能性がある。

また、フィールド絶縁膜ｐは選択酸化により形成されバ
ードビークが発生するのでその長さβも考慮しなければ
ならない、それが距Ｍｙをマスク合せ精度×２とバード
ビークの長さβとの和以上にしなければならない理由で
ある。そのため、実際上距離ｙは１．５ｗ以上にもなっ
た。

上述したように距離ｘ、ｙとして０．５用、ｔ、ｓ＃Ｌ
も割かなけれなならず、そのことが半導体素子の微細化
を著しく妨げた。

本発明はこのような問題を解決すべく為されたもので、
ゲート電極の上面及び側面に形成した絶縁膜によりゲー
ト電極と、ソース、ドレイン等にコンタクトされる電極
との間を絶縁することとし、そうすることにより電極取
出し位置とゲート電極との間の間隔を小さくすることが
できるようにすることを目的とするもである。

（Ｅ、問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決するた
め、上面が絶縁膜で覆われたゲート電極を形成し、該ゲ
ート電極の倒壁面に絶縁膜を形成し、その後、半導体基
板表面部の半導体領域に接続される電極を形成するもの
である。

（Ｆ、作用） 本発明半導体装置の製造方法によれば、半導体基板表面
部の半導体領域と接続された電極とゲート電極との間を
ゲート電極の上面及び側面に形成した絶縁膜により絶縁
することができる。従って、ゲート電極と単なる電極（
例えばソース電極、ドレイン電極）とを絶縁するために
層間絶縁膜を形成し、該絶縁膜にコンタクトホールを形
成し該コンタクトホールを通して電極を取り出すという
従来の製造方法において必要であったコンタクトホール
の位置ずれ等を考慮して半導体領域（ソース、ドレイン
）を大きめに設定することの必要性がなくなる。依って
、半導体素子の微細化を図ることができる。

（Ｇ、実施例）〔第１図乃至第５図〕 以下に、本発明半導体装置の製造方法を添附図面に示し
た実施例に従って詳細に説明する。

（ａ、第１の実施例）［第１図乃至第３図］（ａ−１，
基本的実施態様）［第１図］第１図（Ａ）乃至（Ｈ）は
本発明半導体装置の製造方法の実施の一例を工程順に示
すものである。

（Ａ）Ｐ型のシリコン単結晶からなる半導体基板ｌの表
面に熱酸化１１１２をパッドとしてナイトライドかもな
る耐酸化膜３を選択的に形成し、該耐酸化膜３をマスク
として半導体基板１表面部にＰ型不純物をドープするこ
とによりチャンネルストッパ４を形成し、その後、上記
耐酸化膜３をマスクとして半導体基板１表面を熱酸化す
ることによりフィールド絶縁膜５を形成する。第１図（
Ａ）はフィールド絶縁膜５の形成後の状態を示す。

（Ｂ）上記耐酸化膜３及び熱酸化膜２を除去し、半導体
基板１の素子形成領域の表面を霧出させ、その後その半
導体基板１表面部を熱酸化することによりゲート絶縁膜
（膜厚２００人）６を形成する。第１図（Ｂ）はゲート
絶縁膜６形成後の状態を示す。

（Ｃ）基板１上にＮ型不純物のドープにより低抵抗多結
晶シリコン層（３０００人）７を形成し、その後、該多
結晶シリコンＲ７表面にナイトライド層（１０００人〜
ｔｓｏｏ人）８を形成する。第１図（Ｃ）がナイトライ
ド層８形成後の状態を示す。

（Ｄ）その後、上記ナイトライド層８及び多結晶シリコ
ン層７に対するフォトエツチングにより上面にナイトラ
イドからなる耐酸化膜１０を有するシリコンゲート電極
９を形成する。その後、ゲート絶縁膜６のソース形成領
域及びドレイン形成領域上に位置する不要部分を除去す
る。第１図（Ｄ）はゲート絶縁Ｍ６の不要部分を除去し
た後の状態を示す。

尚、ゲート絶縁膜６の不要部分は必ずしもこの段階で除
去しなければならないわけではなく、後の工程で除去し
ても良い。

（Ｅ）次いで、７５０℃程度のシリコンに対する酸化温
度として比較的低い温度で耐酸化膜１０をマスクとして
シリコンゲート電極９の側面部を加熱酸化する。１３は
この加熱酸化によりゲート電極９の側面部に形成された
シリコン酸化物からなるサイドウオール（厚さ５００人
）である。

尚、凹凸のある表面に膜を気相成長し、その膜に対して
異方性エツチングすることにより形成されるサイドウオ
ールとは形成方法が異なるが、１３で示すこの膜もゲー
ト電極９に対してはサイドウオールであるので、本明細
書では「サイドウオール」と称することとする。１４は
その加熱酸化により半導体基板１表面に生じたシリコン
酸化膜（厚さ５０人）である、尚、多結晶シリコンと単
結晶シリコンとの加熱酸化膜の生成速度の比が約１０＝
１であるので、半導体基板１表面上に形成されたシリコ
ン酸化膜１４とゲート電極９の側面部に形成されたサイ
ドウオール１３との膜厚比が約１０＝１となるのである
。

（Ｆ）次いで、シリコン酸化物（Ｓｉ０２）に対する異
方性あるいは等方性エツチングにより半導体基板１表面
上のシリコン酸化［１４を除去し、半導体表面を露出さ
せる。

（Ｇ）次いで、半導体基板１表面部にＮ型不純物をイオ
ン打込みすることにより高濃度のソース１５、ドレイン
１６を形成する。このイオン打込みにおいてはゲート電
極９のみならずその側面に形成されたサイドウオール１
３もマスクとなるので、この高濃度のソース１５及びド
レイン１６のゲート側の側面は低濃度のソース１１．１
２のゲート側の側面よりも外側に位置しており、ソース
、ドレインが所謂ＬＤＤ構造となる。

（Ｈ）その後、アルミニウム膜を真空蒸着により形成し
、その後、該アルミニウム膜に対してフォトエツチング
することによりソース１５、ドレイン１６と接続される
電極１７．１７を形成する。

このような半導体装置の製造方法によれば、ゲート電極
９とアルミニウム電極１７．１７との間をゲート電極９
のサイドウオール１３．１３及びゲート電極９上面の耐
酸化膜１０によって絶縁分離することができる。従って
、ゲート電極９と電極１７．１７との間の距離Ｘはサイ
ドウオール１３の厚さにより決まり、従来の第７図に示
す半導体装置の製造方法のようにその距離Ｘにマスク合
せ精度が介在しない、また、電極１７．１７とフィール
ド絶縁膜５（選択酸化用マスク３の端部下）との間の距
Ｍｙはバードビークの長さによって決まり、従来のよう
にその距Ｍｙにマスク合せ精度が２回に渡って介在する
ことはない。

そのため、具体的には、従来においては距離Ｘを０．５
５用、距離ｙを１．４鉢以上にしなければならなかった
が、第１図に示した上記半導体装置の製造方法によれば
距離ｘを０．０５１Ｌ程度に、距離ｙを０．５ル程度に
することができる。

（ａ−２，変形例）［第２図、第３図］第２図（Ａ）、
（Ｂ）は本発明半導体装置の製造方法の第１の変形例を
工程順に示すものである。

（Ａ）第１図（Ａ）乃至（Ｇ）に示したと同じ順序に従
って各種処理を行い、第１図（Ｇ）に示すように高濃度
のソース１５及びドレイン１６を形成する。その後、タ
ングステン、あるいはモリブデンを蒸着し、高濃度のソ
ース１５及びドレイン１６の表面部をシリサイド化する
。第２図（Ａ）はそのシリサイド化後の状態を示し、同
図において１８はそのシリサイド化によりソース１５及
びドレイン１６の表面部に形成されたシリサイド層を示
すものである。

（Ｂ）その後、第１図（Ｈ）に示したと同じ方法でアル
ミニウム電極１７．１７を形成する。

この第２図に示す方法によれば電極１７．１７とソース
１５、ドレイン１６とのコンタクト性を良くすることが
できる。

第３図は本発明半導体装置の製造方法の第２の変形例を
示すものである。

この変形例はゲート電極９をマスクする耐酸化膜１０の
表面にシリコン酸化物（Ｓｉ０２）からなる絶縁膜１９
を形成し、アルミニウム電極１７．１７とゲート電極９
上面との間にシリコンナイトライドからなる耐酸化膜１
０だけでなく絶縁膜９も介在するようにしたものである
。このように耐酸化膜１０のほかに絶縁膜１９をも設け
るのは絶縁性を良くするためである。というのは、シリ
コンナイトライド（Ｓｔ３Ｎ＋）はシリコン酸化物（シ
リコンオキサイド５ｉｏ２）に比較すると絶縁性が悪い
ので、より絶縁性を良くするにはシリコンオキサイドか
らなる絶縁膜１９を耐酸化膜１０上に形成することが有
効である。これが絶縁膜１９を形成する理由である。

尚、上面に絶縁１１９１９が形成されたゲート電極９を
つくるには、第１図（Ｃ）に示すようにナイトライド層
８を形成した後その表面にシリコン酸化膜１９を形成し
、その後の各工程が、このシリコン酸化膜１９が除去さ
れることなく常にゲート電極９の上面上に耐酸化膜１０
を介して残存するようにすれば良い、゛ （ｂ、第２の実施例）［第４図］ 第４図（Ａ）乃至（Ｅ）は本発明半導体装置の製造方法
の第２の実施例を工程順に示すものである。

（Ａ）第１図（Ａ）乃至ＣＤ）に示したと同じ方法でゲ
ート電極９及び低濃度ソースｌＯ、ドレイン１１を形成
する（第４図（Ａ）参照）、但し、ゲート電極９上面に
形成する絶縁膜として耐融化性を有するシリコンナイト
ライド（１０）ではなくシリコンオキサイドからなる膜
２０を形成する。この膜２０はシリコンオキサイド（Ｓ
ｉ０２）の気相成長によって形成することもできるし、
ゲート電極形成用の多結晶シリコン層７表面を加熱酸化
することによって形成することもできる。

ＣＢ）次に、第４図（Ｂ）に示すように半導体基板１上
にサイドウオール形成用のシリコンオキサイド（Ｓｉ０
２）からなる絶縁膜２１を形成する。

（Ｃ）次に、上記絶縁膜２１に対する異方性エツチング
により第４図（Ｂ）に示すようにゲート電極９の側面に
所謂サイドウオール２２を形成する。

（Ｄ）、（Ｅ）その後、Ｐ型不純物をイオン打込みする
ことにより同図ＣＤ）に示すように高濃度のソース１５
及び１６を形成し、しかる後、同図（Ｅ）に示すように
アルミニウム電極１７．１７を形成する。

この第２の実施例は、サイドウオール形成技術を駆使す
ることによってアルミニウム電極１７．１７とゲート電
極９との間を絶縁する絶縁膜２２を形成するという点で
多結晶シリコンからなるゲート電極９の側面を加熱酸化
することにより絶縁膜１３を形成する第１の実施例と異
なるが、それ以外の点では全く同じであり、第１の実施
例によると同じようにＭＯ３半導体素子の小型化を図る
ことができる。

（ｃ、第３の実施例）［第５図］ 第５図（Ａ）乃至（Ｄ）は本発明半導体装置の製造方法
の第３の実施例を工程順に示すものである。

（Ａ）上面に耐酸化膜１０及び絶縁膜１９が形成され多
結晶シリコンからなるゲート電極９及び低濃度のソース
１１、ドレイン１２、高濃度のソース１５、ドレイン１
６が形成された第５図（Ａ）に示す状態にする。ちなみ
に、この状態は第１図（Ｇ）に示す状態とは耐酸化膜１
０上に絶縁膜１９が形成されより絶縁性が高められてい
る点で異なるが、それ以外の点では全く同じである。

（Ｂ）次に、第５図（Ａ）に示すように層間絶縁膜形成
用の絶縁膜２３を気相成長により形成する。

（Ｃ）次に、レジスト膜２４をマスクとして層間絶縁膜
形成用の絶縁Ｉ！！Ｊ２３を異方性エツチング（ＲＩ　
Ｅ）することにより第５図（Ｃ）に示すように絶縁！！
９２３の側面とサイドウオール１３の側との間に２５．
２５が形成されるようにする。

尚、該絶縁膜２３．２３によって該フィールド絶縁膜５
の少なくとも半導体素子形成領域との境界部が完全に被
覆された状態になる。

ＣＤ）その後、レジストｔｌ！　２４を除去し、更に上
記絶縁膜２３をリフローにより平担化し、その後、第５
図（Ｄ）に示すようにアルミニウム電極１７．１７を形
成する。

この実施例によれば、フィールド絶縁膜５、特にそれの
素子形成領域と接する部分を絶縁膜２３により保護する
ので、第８図に示すような短絡不良、リーク不良をより
確実に回避することができる点で第１の実施例、第２の
実施例よりも優れているといえる。

（Ｈ，発明の効果） 以上に述べたところから明らかなように、本発明半導体
装置の製造方法は、半導体基板表面の素子形成領域以外
を選択的に酸化する工程と、素子形成領域に酸化膜を介
して低抵抗半導体層からなり上面が絶縁膜でマスクされ
たゲート電極を形成する工程と、上記半導体基板の素子
形成領域表面部に上記ゲート電極をマスクとして不純物
をドープすることにより低濃度半導体領域を形成する工
程と、上記ゲート電極の側面に絶縁膜を形成する工程と
、上記ゲート電極とその側面の絶縁膜とをマスクとして
上記半導体基板の素子形成領域表面部に不純物をドープ
することにより高濃度半導体領域を形成する工程と、上
記高濃度半導体領域上に電極を形成する工程と、からな
ることを特徴とするものである。

従って、本発明半導体装置の製造方法によれば、半導体
基板表面部の半導体領域と接続された電極とゲート電極
との間をゲート電極の上面及び側面に形成した絶縁膜に
より絶縁することができる。従って、ゲート電極と単な
る電極（例えばソース電極、ドレイン電極）とを絶縁す
るために層間絶縁膜を形成し、該絶縁膜にコンタクトホ
ールを形成し該コンタクトホールを通して電極を取り出
すという従来の製造方法において必要であったところの
コンタクトホールの位置ずれ等を考慮して半導体領域（
ソース、ドレイン）を大きめに設定することの必要性が
なくなる。依って、半導体素子の微細化を図ることがで
きる。

【図面の簡単な説明】

第１図（Ａ）乃至（Ｈ）は本発明半導体装置の製造方法
の第１の実施例を工程順に示す断面図、第２図は（Ａ）
、（Ｂ）は第１の変形例を工程順に示す断面図、第３図
は第２の変形例を示す断面図、第４図は（Ａ）乃至（Ｅ
）は本発明半導体装置の製造方法の第２の実施例を工程
順に示す断面図、第５図（Ａ）乃至ＣＤ）は本発明半導
体装置の製造方法の第３の実施例を工程順に示す断面図
、第６図（Ａ）、ＣＢ）は第１の従来例を工程順に示す
断面図、第７図（Ａ）乃至（Ｅ）は第２の従来例を工程
順に示す断面図、第８図は本発明が解決しようとする問
題点の１つを示す断面図である。 符号の説明 １・・・半導体基板、　　６働φ・酸化膜、９◆・・ゲ
ート電極、１０・・・絶縁膜、１１．１２・・・低濁度
半導体領域、 １３・・拳絶縁膜、 １５．１６Φ・・高濃度半導体領域、 １７・・・電極、　　１９・・・絶縁膜、２０・・φ絶
縁膜、　２２・参番絶縁膜第１図 第２図 第４図 第５図 第６図 ｃｂ 潴２／）夜ネ例乞工毬償１４ブ斬面図 第７図 第８図 手続補正書（自発） 昭和６１年　３月３１日 昭和６０年　特　許　ｉｌｌ　　第２０７９５８号２、
発明の名称　　半導体装置の製造方法３、補正をする者 事件との関係　特許出願人 住所　東京部品用区北品用６丁目７番３５号名称　（２
１８）ソ　ニ　−　株式会　社４、代　理　人 外１名 ５、補正の対象 （１）手続補正書　　　　　　　　　　　１通手続補正
書 １、明細書第４頁８行目、「その後」と１層」との間に
「、第６図ＣＢ）に示すように」を挿入する。 ２、明細書第５頁１行目、「電極ｂ」を「電極Ｃ」に訂
正する。 ３、明細書第７頁２行目、「本体」を「本来」に訂正す
る。 ４、明細書第８頁１４行目、「するもである、」を「す
るものである、ノに訂正する。 ５、明細書１０頁最下行、「膜厚」とｒ２００人」との
間にｒ約Ｊを挿入する。 ６、明細書１０頁最下行目、「フォト」と「エツチング
」との間に「プロセス及びＪを挿入する。 （７）明細書第１１頁１９行目、「除去しても良い、」
の次に改行して下記の文章を追加する。 記 「次にリンまたは砒素を１〜８Ｘ　１０　’３７　ａｍ
’程度イオン打込みして低濃度のソース１１、ドレイン
１２を形成する。」 （８）明細書第１２頁下から３行目、「１ｏ：１」をｒ
ｌ　：　ＩＯＪに訂正する。 （９）明細書１９頁１７行目から１８８行目かけての「
側との間に２５．２５」を「側面との間にコンタクトホ
ール２５．２５」に訂正する。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板表面の素子形成領域以外を選択的に酸
   化する工程と、 素子形成領域表面に低抵抗半導体層からなり上面が絶縁
   膜でマスクされたゲート電極を酸化膜を介して形成する
   工程と、 上記半導体基板の素子形成領域表面部に上記ゲート電極
   をマスクとして不純物をドープすることにより低濃度半
   導体領域を形成する工程と、上記ゲート電極の側面に絶
   縁膜を形成する工程と、 上記ゲート電極とその側面の絶縁膜をマスクとして上記
   半導体基板の素子形成領域表面部に不純物をドープする
   ことにより高濃度半導体領域を形成する工程と、 上記高濃度半導体領域上に電極を形成する工程と、 からなることを特徴とする半導体装置の製造方法